ZHCSMG1E July 2004 – March 2024 SN74LVC1G123
PRODUCTION DATA

图 4-2 DCU 封装8 引脚 VSSOP顶视图
图 4-3 YZP 封装8 引脚 DSBGA底视图| 引脚 | I/O | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| A | 1 | I | 下降沿敏感输入;需要 B 和 CLR 保持高电平。 |
| B | 2 | I | 上升沿敏感输入;需要 A 保持低电平,同时 CLR 保持高电平。 |
| CLR | 3 | I | 清零、低电平有效;如果 A 保持低电平并且 B 保持高电平,也可作为上升沿敏感输入。 |
| GND | 4 | — | 接地 |
| Q | 5 | O | 输出 |
| Cext | 6 | — | 仅连接到外部电容器 |
| Rext/Cext | 7 | — | 连接到外部电容器和电阻器 |
| VCC | 8 | — | 电源 |