ZHCSFA5 July   2016 SM320C6457-HIREL

PRODUCTION DATA.  

  1. 1器件概述
    1. 1.1 特性
    2. 1.2 应用
    3. 1.3 说明
    4. 1.4 说明 （续）
    5. 1.5 功能方框图
  2. 2修订历史记录
  3. 3Terminal Configuration and Functions
    1. 3.1 Pin Diagram
    2. 3.2 Pin Attributes
      1. 3.2.1 Pin Map
    3. 3.3 Signal Descriptions
  4. 4Specifications
    1. 4.1 Absolute Maximum Ratings
    2. 4.2 ESD Ratings
    3. 4.3 Recommended Operating Conditions
    4. 4.4 Electrical Characteristics
    5. 4.5 Thermal Resistance Characteristics
    6. 4.6 Timing and Switching Characteristics
      1. 4.6.1 Timing Parameters and Information
        1. 4.6.1.1 1.8-V Signal Transition Levels
        2. 4.6.1.2 3.3-V Signal Transition Levels
        3. 4.6.1.3 3.3-V Signal Transition Rates
        4. 4.6.1.4 Timing Parameters and Board Routing Analysis
      2. 4.6.2 Power Supply Sequencing
        1. 4.6.2.1 Power-Supply Decoupling
        2. 4.6.2.2 Power-Down Operation
        3. 4.6.2.3 Power Supply to Peripheral I/O Mapping
      3. 4.6.3 Reset Timing
      4. 4.6.4 Clock and Control Signal Transition Behavior
    7. 4.7 Peripherals
      1. 4.7.1  Enhanced Direct Memory Access (EDMA3) Controller
        1. 4.7.1.1 EDMA3 Device-Specific Information
        2. 4.7.1.2 EDMA3 Channel Synchronization Events
        3. 4.7.1.3 EDMA3 Peripheral Register Description(s)
      2. 4.7.2  Interrupts
        1. 4.7.2.1 Interrupt Sources and Interrupt Controller
        2. 4.7.2.2 External Interrupts Electrical Data/Timing
      3. 4.7.3  Reset Controller
        1. 4.7.3.1 Power-on Reset (POR Pin)
        2. 4.7.3.2 Warm Reset (RESET Pin)
        3. 4.7.3.3 System Reset
        4. 4.7.3.4 CPU Reset
        5. 4.7.3.5 Reset Priority
        6. 4.7.3.6 Reset Controller Register
          1. 4.7.3.6.1 Reset Type Status Register
          2. 4.7.3.6.2 Software Reset Control Register
          3. 4.7.3.6.3 Reset Configuration Register
      4. 4.7.4  PLL1 and PLL1 Controller
        1. 4.7.4.1 PLL1 Controller Device-Specific Information
          1. 4.7.4.1.1 Internal Clocks and Maximum Operating Frequencies
          2. 4.7.4.1.2 PLL1 Controller Operating Modes
          3. 4.7.4.1.3 PLL1 Stabilization, Lock, and Reset Times
        2. 4.7.4.2 PLL1 Controller Memory Map
        3. 4.7.4.3 PLL1 Controller Registers
          1. 4.7.4.3.1  PLL1 Control Register
          2. 4.7.4.3.2  PLL Multiplier Control Register
          3. 4.7.4.3.3  PLL Post-Divider Control Register
          4. 4.7.4.3.4  PLL Controller Divider 3 Register
          5. 4.7.4.3.5  PLL Controller Divider 6 Register
          6. 4.7.4.3.6  PLL Controller Divider 7 Register
          7. 4.7.4.3.7  PLL Controller Divider 8 Register
          8. 4.7.4.3.8  PLL Controller Command Register
          9. 4.7.4.3.9  PLL Controller Status Register
          10. 4.7.4.3.10 PLL Controller Clock Align Control Register
          11. 4.7.4.3.11 PLLDIV Ratio Change Status Register
          12. 4.7.4.3.12 SYSCLK Status Register
        4. 4.7.4.4 PLL1 Controller Input and Output Electrical Data/Timing
      5. 4.7.5  PLL2
        1. 4.7.5.1 PLL2 Device-Specific Information
          1. 4.7.5.1.1 Internal Clocks and Maximum Operating Frequencies
          2. 4.7.5.1.2 PLL2 Operating Modes
        2. 4.7.5.2 PLL2 Input Clock Electrical Data/Timing
      6. 4.7.6  DDR2 Memory Controller
        1. 4.7.6.1 DDR2 Memory Controller Device-Specific Information
        2. 4.7.6.2 DDR2 Memory Controller Peripheral Register Description(s)
        3. 4.7.6.3 DDR2 Memory Controller Electrical Data/Timing
      7. 4.7.7  External Memory Interface A (EMIFA)
        1. 4.7.7.1 EMIFA Device-Specific Information
        2. 4.7.7.2 EMIFA Peripheral Register Description(s)
        3. 4.7.7.3 EMIFA Electrical Data/Timing
          1. 4.7.7.3.1 AECLKIN and AECLKOUT Timing
          2. 4.7.7.3.2 Asynchronous Memory Timing
          3. 4.7.7.3.3 Programmable Synchronous Interface Timing
      8. 4.7.8  I2C Peripheral
        1. 4.7.8.1 I2C Device-Specific Information
        2. 4.7.8.2 I2C Peripheral Register Description(s)
        3. 4.7.8.3 I2C Electrical Data/Timing
          1. 4.7.8.3.1 Inter-Integrated Circuits (I2C) Timing
      9. 4.7.9  Host-Port Interface (HPI) Peripheral
        1. 4.7.9.1 HPI Device-Specific Information
        2. 4.7.9.2 HPI Peripheral Register Description(s)
        3. 4.7.9.3 HPI Electrical Data/Timing
      10. 4.7.10 Multichannel Buffered Serial Port (McBSP)
        1. 4.7.10.1 McBSP Device-Specific Information
          1. 4.7.10.1.1 McBSP Peripheral Register Description(s)
        2. 4.7.10.2 McBSP Electrical Data/Timing
      11. 4.7.11 Ethernet MAC (EMAC)
        1. 4.7.11.1 EMAC Device-Specific Information
        2. 4.7.11.2 EMAC Peripheral Register Description(s)
        3. 4.7.11.3 EMAC Electrical Data/Timing (SGMII)
      12. 4.7.12 Management Data Input/Output (MDIO)
        1. 4.7.12.1 MDIO Peripheral Register Description(s)
        2. 4.7.12.2 MDIO Electrical Data/Timing
      13. 4.7.13 Timers
        1. 4.7.13.1 Timers Device-Specific Information
          1. 4.7.13.1.1 Timer Watchdog Select
        2. 4.7.13.2 Timers Peripheral Register Description(s)
        3. 4.7.13.3 Timers Electrical Data/Timing
      14. 4.7.14 Enhanced Viterbi-Decoder Coprocessor (VCP2)
        1. 4.7.14.1 VCP2 Device-Specific Information
        2. 4.7.14.2 VCP2 Peripheral Register Description
      15. 4.7.15 Enhanced Turbo Decoder Coprocessor (TCP2)
        1. 4.7.15.1 TCP2 Device-Specific Information
      16. 4.7.16 UTOPIA
        1. 4.7.16.1 UTOPIA Device-Specific Information
        2. 4.7.16.2 UTOPIA Peripheral Register Description(s)
        3. 4.7.16.3 UTOPIA Electrical Data/Timing
      17. 4.7.17 Serial RapidIO (SRIO) Port
        1. 4.7.17.1 Serial RapidIO Device-Specific Information
        2. 4.7.17.2 Serial RapidIO Peripheral Register Description(s)
        3. 4.7.17.3 Serial RapidIO Electrical Data/Timing
      18. 4.7.18 General-Purpose Input/Output (GPIO)
        1. 4.7.18.1 GPIO Device-Specific Information
        2. 4.7.18.2 GPIO Peripheral Register Description(s)
        3. 4.7.18.3 GPIO Electrical Data/Timing
      19. 4.7.19 Emulation Features and Capability
        1. 4.7.19.1 Advanced Event Triggering (AET)
        2. 4.7.19.2 Trace
          1. 4.7.19.2.1 Trace Electrical Data/Timing
        3. 4.7.19.3 IEEE 1149.1 JTAG
          1. 4.7.19.3.1 IEEE 1149.1 JTAG Compatibility Statement
          2. 4.7.19.3.2 JTAG Electrical Data/Timing
          3. 4.7.19.3.3 HS-RTDX Electrical Data/Timing
  5. 5Detailed Description
    1. 5.1 Device Overview
    2. 5.2 CPU (DSP Core) Description
    3. 5.3 C64x+ Megamodule
      1. 5.3.1 Memory Architecture
        1. 5.3.1.1 L1P Memory
        2. 5.3.1.2 L1D Memory
        3. 5.3.1.3 L2 Memory
        4. 5.3.1.4 L3 Memory
      2. 5.3.2 Memory Protection
      3. 5.3.3 Bandwidth Management
      4. 5.3.4 Power-Down Control
      5. 5.3.5 Megamodule Resets
      6. 5.3.6 Megamodule Revision
      7. 5.3.7 C64x+ Megamodule Register Descriptions
    4. 5.4 Memory Map Summary
    5. 5.5 Device Configuration
      1. 5.5.1 Device Configuration at Device Reset
      2. 5.5.2 Peripheral Selection After Device Reset
      3. 5.5.3 Device State Control Registers
      4. 5.5.4 Device Status Register Description
      5. 5.5.5 JTAG ID (JTAGID) Register Description
      6. 5.5.6 Pullup/Pulldown Resistors
    6. 5.6 System Interconnect
      1. 5.6.1 Internal Buses, Bridges, and Switch Fabrics
      2. 5.6.2 Data Switch Fabric Connections
      3. 5.6.3 Configuration Switch Fabric
      4. 5.6.4 Bus Priorities
    7. 5.7 Boot Modes
      1. 5.7.1 Second-Level Bootloaders
      2. 5.7.2 Boot Sequence
    8. 5.8 Rake Search Accelerator (RSA)
  6. 6器件和文档支持
    1. 6.1 器件命名规则
    2. 6.2 工具与软件
    3. 6.3 文档支持
      1. 6.3.1 接收文档更新通知
    4. 6.4 社区资源
    5. 6.5 商标
    6. 6.6 静电放电警告
    7. 6.7 Glossary
  7. 7机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
  • GMH|688
散热焊盘机械数据 (封装 | 引脚)
订购信息

6 器件和文档支持

6.1 器件命名规则

为了指出产品开发周期的阶段，TI 为所有数字信号处理 (DSP) 器件和支持工具的部件号指定了前缀。每个 DSP 商用系列成员产品具有以下三个前缀中的一个：TMX、TMP、或 TMS（例如，TMX320C6457GMH）。德州仪器 (TI) 建议为其支持的工具使用三个可能前缀指示符中的两个：TMDX 和 TMDS。这些前缀代表了产品开发的发展阶段，即从工程原型 (TMX/TMDX) 直到完全合格的生产器件/工具 (TMS/TMDS)。

器件开发进化流程：

  • TMX：试验器件不一定代表最终器件的电气技术规格
  • TMP：最终的芯片模型符合器件的电气技术规格，但是未经完整的质量和可靠性验证
  • TMS：完全合格的生产器件

支持工具开发发展流程：

  • TMDX：还未经德州仪器 (TI) 完整内部质量测试的开发支持产品。
  • TMDS：完全合格的开发支持产品

TMX 和 TMP 器件和 TMDX 开发支持工具在供货时附带如下免责条款：

  • “开发的产品用于内部评估用途。”

TMS 器件和 TMDS 开发支持工具已进行完全特性描述，并且器件的质量和可靠性已经完全论证。TI 的标准保修证书适用。

预测显示原型器件（TMX 或者 TMP）的故障率大于标准生产器件。由于它们的预计的最终使用故障率仍未定义，德州仪器 (TI) 建议不要将这些器件用于任何生产系统。只有合格的生产器件将被使用。

TI 器件的命名规则也包括一个带有器件系列名称的后缀。这个后缀表示封装类型（例如，GMH），温度范围（例如，“空白”是默认温度范围），并以兆赫为单位的器件速度范围（例如，空白是 1000MHz [1GHz]）。

Figure 6-1 提供了解读任一 TMS320C64x+™ DSP 系列产品完整器件名称的图例。

要获取采用 GMH 封装类型的 C6457 的部件号以及更多订购信息，请访问 TI 网站 www.ti.com 或者联系您的 TI 销售代表。

SM320C6457-HIREL Device_Nomenclature_6857.gif Figure 6-1 TMS320C64x+™ DSP 器件命名规则（包括 C6457 DSP）
(A) BGA = 球栅阵列

6.2 工具与软件

为了方便客户 基于 C6457 器件开发自己的特性和软件，德州仪器 (TI) 针对 TMS320C6000™ DSP 平台提供了大量的开发工具，其中包括评估处理器性能、生成代码、开发算法工具、以及完全集成和调试软件及硬件模块的工具。工具支持文档以电子文档形式提供，包含在 Code Composer Studio™集成开发环境 (IDE)中。

下列产品支持开发基于 C6000™ DSP 的 应用：

  • 软件开发工具:
    • Code Composer Studio™ 集成开发环境 (IDE)，其中包括编辑器、C/C++/汇编代码生成工具、调试工具以及其他开发工具。
    • 可扩展实时基础软件 (DSP/BIOS™)，提供支持所有 DSP 应用所需的基本运行时目标软件。
  • 硬件开发工具:
    • 扩展开发系统 (XDS™) 仿真器（支持 C6000™ DSP 多处理器系统调试）
    • EVM（评估模块）

6.3 文档支持

Table 6-1 中列出的文档介绍了 C6457 通信基础设施数字信号处理器。www.ti.com.cn 网站上提供了这些文档的副本。提示：请在 www.ti.com 上的搜索框中输入文献编号。

可从 C6000 DSP 产品文件夹 (www.ti.com/c6000) 中获取介绍 C6457、相关外设及其他技术材料的最新文档。

Table 6-1 相关文档

TI 文献编号 说明
SPRU732 TMS320C64x/C64x+ DSP CPU 和指令集参考指南. 介绍 TMS320C6000 DSP 系列的 TMS320C64x 和 TMS320C64x+ 数字信号处理器 (DSP) 的 CPU 架构、管线、指令集和中断。C64x/C64x+ DSP 产品包括 C6000 DSP 平台中的定点器件。C64x+ DSP 是 C64x DSP 的增强版，增加了功能并扩展了指令集。
SPRU871 《TMS320C64x+ 超级模块参考指南》。介绍 TMS320C64x+ 数字信号处理器 (DSP) 超级模块。针对内部直接存储器访问 (IDMA) 控制器、中断控制器、掉电控制器、存储器保护、带宽管理以及存储器和缓存进行讨论。
SPRAA84 TMS320C64x 至 TMS320C64x+ CPU 迁移指南. 介绍从德州仪器 TMS320C64x 数字信号处理器 (DSP) 至 TMS320C64x+ DSP 的迁移。该文档旨在指出这两种内核的差异，并不涉及相同的器件功能。
SPRU889 《高速 DSP 系统设计参考指南》。提供应对高速 DSP 系统设计诸多挑战的相关建议。这些建议信息针对 C5000 和 C6000 DSP 平台的 DSP 音频、视频及通信系统。
SPRU925 TMS320TCI648x DSP 外部存储器接口 (EMIF) 用户指南. 该文档介绍 TMS320TCI648x DSP 系列数字信号处理器 (DSP) 的外部存储器接口 (EMIF) 的操作。
SPRU725 《TMS320TCI648x DSP 通用输入/输出 (GPIO) 用户指南》。该文档介绍 TMS320TCI648x DSP 系列数字信号处理器 (DSP) 的通用输入/输出 (GPIO) 外设。GPIO 外设提供专用的通用引脚，可以配置为输入或输出。当配置为输入时，可以通过读取内部寄存器的状态检测输入的状态。当配置为输出时，可以写入内部寄存器以控制输出引脚上驱动的状态。
SPRU874 《TMS320TCI648x DSP 主机端口接口 (HPI) 用户指南》。该文档介绍 TMS320TCI648x 数字信号处理器 (DSP) 的主机端口接口 (HPI)。借助 HPI，外部主机处理器（主机）能够使用一个 16 位 (HPI16) 或 32 位 (HPI32) 接口直接访问 DSP 资源（包括内部和外部存储器）。
SPRUE11 《TMS320TCI648x DSP 内部集成电路 (I2C) 模块用户指南》。 该文档介绍 TMS320TCI648x 数字信号处理器 (DSP) 的内部集成电路 (I2C) 模块。I2C 在 TMS320TCI648x 器件与符合 Philips Semiconductors 内部 IC 总线 (I2C 总线) 规范版本 2.1 并通过 I2C 总线连接的其他器件之间提供一个接口。该文档假定读者熟悉 I2C 总线规范。
SPRU806 《TMS320TCI648x DSP 软件可编程锁相环 (PLL) 控制器 UG》。该文档介绍 TMS320TCI648x 数字信号处理器 (DSP) 的软件可编程锁相环 (PLL) 控制器的操作。PLL 控制器利用可通过软件配置的倍频器和分频器从内部修改输入信号，既灵活又方便。生成的时钟输出传递给 TMS320TCI648x DSP 内核、外设以及 TMS320TCI648x DSP 内的其他模块。
SPRU818 《TMS320TCI648x DSP 64 位定时器用户指南》。该文档简要介绍 TMS320TCI648x DSP 的 64 位定时器。该定时器可配置为一个通用 64 位定时器、双通用 32 位定时器或者一个看门狗定时器。当配置为双 32 位定时器时，这两半部分可以搭配使用（链接模式），也可以彼此独立使用（非链接模式）。
SPRUE10 《TMS320TCI648x DSP Turbo 解码器协处理器 2 (TCP2) 参考指南》。第三代 (3G) 移动通信标准中的高比特率数据通道的通道编码要求对 turbo 编码的数据进行解码。一些 TMS320C6000™ DSP 系列数字信号处理器 (DSP) 的 Turbo 解码器协处理器 (TCP) 设计用于按照 IS2000 和 3GPP 无线标准执行该操作。本文档介绍 TCP 的操作和编程。
SPRUE09 《TMS320TCI648x DSP 维特比解码器协处理器 2 (VCP2) 参考指南》。 第三代 (3G) 移动通信标准中的语音和低比特率数据通道的通道编码要求对卷积编码数据进行解码。TMS320TCI648x 器件的维特比解码器协处理器 2 (VCP2) 设计用于按照 IS2000 及 3GPP 无线标准进行维特比解码。VCP2 协处理器设计用于针对 2G 和 3G 无线系统执行前向纠错。VCP2 协处理器与德州仪器 (TI) DSP 组合使用可以提供一个成本非常低的高效协同解决方案。VCP2 可以支持 1941 个 12.2Kbps A 类 3G 语音通道运行在 333MHz 下。本文档介绍 VCP2 的操作和编程。
SPRUFC4 《TMS320TCI6484 DSP 以太网介质访问控制器 (EMAC)/管理数据输入输出 (MDIO) 用户指南》。该文档给出了 TMS320TCI6487/8 器件集成的 以太网介质访问控制器 (EMAC) 和物理层 (PHY) 器件管理数据输入输出 (MDIO) 模块的功能描述。其中包括 EMAC 和 MDIO 模块的特性，架构和操作的相关讨论，与外部的连接方式 以及 寄存器说明。
SPRUGK5 《TMS320C6457 DSP DDR2 存储器控制器用户指南》。该文档介绍 TMS320C6457 数字信号处理器 (DSP) 的 DDR2 存储器控制器。
SPRUGK6 《TMS320C6457 DSP 增强型 DMA (EDMA3) 控制器用户指南》。该文档介绍 TMS320C6457 器件上的增强型 DMA (EDMA3) 控制器。
SPRUGK2 《TMS320C6457 DSP 外部存储器接口 (EMIF) 用户指南》。该文档介绍 TMS320C6457 DSP 系列数字信号处理器 (DSP) 的外部存储器接口 (EMIF) 的操作。
SPRUGL2 《TMS320C6457 DSP 通用输入/输出 (GPIO) 用户指南》。该文档介绍 TMS320C6457 DSP 系列数字信号处理器 (DSP) 的通用输入/输出 (GPIO) 外设。GPIO 外设提供专用的通用引脚，可以配置为输入或输出。当配置为输入时，可以通过读取内部寄存器的状态检测输入的状态。当配置为输出时，可以写入内部寄存器以控制输出引脚上驱动的状态。
SPRUGK7 《TMS320C6457 DSP 主机端口接口 (HPI) 用户指南》。该文档介绍 TMS320C6457 数字信号处理器 (DSP) 的主机端口接口 (HPI)。借助 HPI，外部主机处理器（主机）能够使用一个 16 位 (HPI16) 或 32 位 (HPI32) 接口直接访问 DSP 资源（包括内部和外部存储器）。
SPRUGK3 《TMS320C6457 DSP 内部集成电路 (I2C) 模块用户指南》。 该文档介绍 TMS320C6457 数字信号处理器 (DSP) 的内部集成电路 (I2C) 模块。I2C 在 TMS320C6457 器件与符合 Philips Semiconductors 内部 IC 总线 (I2C 总线) 规范版本 2.1 并通过 I2C 总线连接的其他器件之间提供一个接口。该文档假定读者熟悉 I2C 总线规范。
SPRUGK4 《TMS320C6457 串行 RapidIO (SRIO) 用户指南》。该文档介绍 TMS320C6457 器件的 RapidIO (SRIO)。
SPRUGL3 《TMS320C6457 DSP 软件可编程锁相环 (PLL) 控制器 UG》。该文档介绍 TMS320C6457 数字信号处理器 (DSP) 的软件可编程锁相环 (PLL) 控制器的操作。PLL 控制器利用可通过软件配置的倍频器和分频器从内部修改输入信号，既灵活又方便。生成的时钟输出传递给 TMS320C6457 DSP 内核、外设以及 TMS320C6457 DSP 内的其他模块。
SPRUGL0 《TMS320C6457 DSP 64 位定时器用户指南》。该文档简要介绍 TMS320C6457 DSP 的 64 位定时器。该定时器可配置为一个通用 64 位定时器、双通用 32 位定时器或者一个看门狗定时器。当配置为双 32 位定时器时，这两半部分可以搭配使用（链接模式），也可以彼此独立使用（非链接模式）。
SPRUGK1 《TMS320C6457 DSP Turbo 解码器协处理器 2 (TCP2) 参考指南》。第三代 (3G) 移动通信标准中的高比特率数据通道的通道编码要求对 turbo 编码的数据进行解码。一些 TMS320C6000™ DSP 系列数字信号处理器 (DSP) 的 Turbo 解码器协处理器 (TCP) 设计用于按照 IS2000 和 3GPP 无线标准执行该操作。本文档介绍 TCP 的操作和编程。
SPRUGL1 《TMS320C6457 DSP ATM 2 通用测试和运行 PHY 接口 (UTOPIA2) 用户指南》。该文档介绍 TMS320C6000™ DSP 系列 TMS320C6457 数字信号处理器 (DSP) 中用于异步传输模式 (ATM) 2 的通用测试和运行 PHY 接口 (UTOPIA2)。
SPRUGK0 《TMS320C6457 DSP 维特比解码器协处理器 2 (VCP2) 参考指南》。 第三代 (3G) 移动通信标准中的语音和低比特率数据通道的通道编码要求对卷积编码数据进行解码。TMS320C6457 器件的维特比解码器协处理器 2 (VCP2) 设计用于按照 IS2000 及 3GPP 无线标准进行维特比解码。VCP2 协处理器设计用于针对 2G 和 3G 无线系统执行前向纠错。VCP2 协处理器与德州仪器 (TI) DSP 组合使用可以提供一个成本非常低的高效协同解决方案。VCP2 可以支持 1941 个 12.2Kbps A 类 3G 语音通道运行在 333MHz 下。本文档介绍 VCP2 的操作和编程。
SPRUGK9 《TMS320C6457 DSP 以太网介质访问控制器 (EMAC)/管理数据输入输出 (MDIO) 用户指南》。该文档给出了 TMS320C6457 器件集成的 以太网介质访问控制器 (EMAC) 和物理层 (PHY) 器件管理数据输入输出 (MDIO) 模块的功能描述。其中包括 EMAC 和 MDIO 模块的特性，架构和操作的相关讨论，与外部的连接方式 以及 寄存器说明。
SPRUGK8 《TMS320C6457 DSP 多通道缓冲串行端口 (McBSP) 参考指南》。 该文档介绍 TMS320C6000™ DSP 系列数字信号处理器 (DSP) 的多通道缓冲串行端口 (McBSP) 的操作。
SPRUGL4 《TMS320C6457 DSP 电源/休眠控制器 (PSC) 用户指南》。 该文档介绍 TMS320C6457 器件的电源/休眠控制器 (PSC) 的使用。
SPRUGL5 《TMS320C6457 DSP 自举程序用户指南》。本文档介绍 TMS320C6457 数字信号处理器 (DSP) 随附的 片上自举程序的特性。

6.3.1 接收文档更新通知

如需接收文档更新通知，请访问 www.ti.com.cn 网站上的器件产品文件夹。点击右上角的提醒我 (Alert me) 注册后，即可每周定期收到已更改的产品信息。有关更改的详细信息，请查阅已修订文档中包含的修订历史记录。

6.4 社区资源

下列链接提供到 TI 社区资源的连接。 链接的内容由各个分销商“按照原样”提供。 这些内容并不构成 TI 技术规范和标准且不一定反映 TI 的观点；请见 TI 的使用条款。

    TI E2E™ 在线社区 TI 工程师对工程师 (E2E) 社区。 此社区的创建目的是为了促进工程师之间协作。 在 e2e.ti.com 中，您可以咨询问题、共享知识、探索思路，在同领域工程师的帮助下解决问题。
    德州仪器 (TI) 嵌入式处理器维基网站 德州仪器 (TI) 嵌入式处理器维基网站。 此网站的建立是为了帮助开发人员从德州仪器 (TI) 的嵌入式处理器入门并且也为了促进与这些器件相关的硬件和软件的总体知识的创新和增长。

6.5 商标

TMS320C64x+, TMS320C6000, VelociTI, Code Composer Studio, E2E are trademarks of Texas Instruments.

Windows is a registered trademark of Microsoft Corporation.

All other trademarks are the property of their respective owners.

6.6 静电放电警告

esds-image

ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

6.7 Glossary

    TI Glossary This glossary lists and explains terms, acronyms, and definitions.