ZHCSRM7B April   2023  – September 2023 PGA855

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 修订历史记录
  6. 5 器件比较表
  7. 6 引脚配置和功能
  8. 7 规格
    1. 7.1 绝对最大额定值
    2. 7.2 ESD 等级
    3. 7.3 建议运行条件
    4. 7.4 热性能信息
    5. 7.5 电气特性
    6. 7.6 典型特性
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 增益控制
      2. 8.3.2 输入保护
      3. 8.3.3 输出共模引脚
      4. 8.3.4 使用全差分输出放大器对噪声进行整形
    4. 8.4 器件功能模式
  10. 9 应用和实施
    1. 9.1 应用信息
      1. 9.1.1 线性工作输入范围
    2. 9.2 典型应用
      1. 9.2.1 ADS127L11 和 ADS127L21 24 位 Δ-Σ ADC 驱动器电路
        1. 9.2.1.1 设计要求
        2. 9.2.1.2 详细设计过程
        3. 9.2.1.3 应用曲线
      2. 9.2.2 ADS8900B 20 位 SAR ADC 驱动器电路
        1. 9.2.2.1 设计要求
        2. 9.2.2.2 详细设计过程
        3. 9.2.2.3 应用曲线
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 器件支持
      1. 10.1.1 开发支持
        1. 10.1.1.1 PSpice® for TI
    2. 10.2 文档支持
      1. 10.2.1 相关文档
    3. 10.3 接收文档更新通知
    4. 10.4 支持资源
    5. 10.5 商标
    6. 10.6 静电放电警告
    7. 10.7 术语表
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

9.2.1.1 设计要求

下表列出了驱动 ADS127Lx1 ADC 的应用的设计要求。

表 9-1 设计参数
参数 值
差分至差分转换 VINDIFF 至 VOUTDIFF
电源电压 VS± = ±15V，VLVDD = 5V，VLVSS = GND，VREF = 4.096V
ADC 满标量程 FSR = ±4.096V
ADC 的数据速率 fDATA = 187.5kSPS
ADC 滤波器配置 (1) 高速模式，Sinc4 滤波器，OSR = 64
(2) 高速模式，宽带滤波器，OSR = 64
PGA 增益 请参阅表 9-2 和表 9-3
信号频率 在 fIN = 1kHz 下测试
RC 反冲滤波器(1) RFIL = 47.4Ω，CDIFF = 560pF，CCM = 51pF
(1) 考虑在 THD、频率响应和漂移之间进行权衡。进入 ADC 的差分电流漂移可能与滤波电阻相互作用并导致更高的漂移误差。但是，较低的电阻会降低 PGA855 的相位裕度。对于低温漂应用，请保持 RFIL < 50Ω。