ZHCSPD4B April   2022  – June 2026 PCM3120-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4.     热性能信息
    5. 6.4  电气特性
    6. 6.5  时序要求：I2C 接口
    7. 6.6  开关特性：I2C 接口
    8. 6.7  时序要求：TDM、I2S 或 LJ 接口
    9. 6.8  开关特性：TDM、I2S 或 LJ 接口
    10.     时序要求：PDM 数字麦克风接口
    11. 6.9  开关特性：PDM 数字麦克风接口
    12. 6.10 时序图
    13. 6.11 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  串行接口
        1. 7.3.1.1 控制串行接口
        2. 7.3.1.2 音频串行接口
          1. 7.3.1.2.1 时分多路复用 (TDM) 音频接口
          2. 7.3.1.2.2 IC 间音频 (I2S) 接口
          3. 7.3.1.2.3 左对齐 (LJ) 接口
        3. 7.3.1.3 通过共享总线使用多个器件
      2. 7.3.2  锁相环 (PLL) 和时钟生成
      3. 7.3.3  输入通道配置
      4. 7.3.4  基准电压
      5. 7.3.5  可编程麦克风偏置
      6. 7.3.6  信号链处理
        1. 7.3.6.1 可编程通道增益和数字音量控制
        2. 7.3.6.2 可编程通道增益校准
        3. 7.3.6.3 可编程通道相位校准
        4. 7.3.6.4 可编程数字高通滤波器
        5. 7.3.6.5 可编程数字双二阶滤波器
        6. 7.3.6.6 可编程通道加法器和数字混频器
        7. 7.3.6.7 可配置数字抽取滤波器
          1. 7.3.6.7.1 线性相位滤波器
            1. 7.3.6.7.1.1 采样速率：7.35kHz 至 8kHz
            2. 7.3.6.7.1.2 采样速率：14.7kHz 至 16kHz
            3. 7.3.6.7.1.3 采样速率：22.05kHz 至 24kHz
            4. 7.3.6.7.1.4 采样速率：29.4kHz 至 32kHz
            5. 7.3.6.7.1.5 采样速率：44.1kHz 至 48kHz
            6. 7.3.6.7.1.6 采样速率：88.2kHz 至 96kHz
            7. 7.3.6.7.1.7 采样速率：176.4kHz 至 192kHz
            8. 7.3.6.7.1.8 采样速率：352.8kHz 至 384kHz
            9. 7.3.6.7.1.9 采样速率：705.6kHz 至 768kHz
          2. 7.3.6.7.2 低延迟滤波器
            1. 7.3.6.7.2.1 采样速率：14.7kHz 至 16kHz
            2. 7.3.6.7.2.2 采样速率：22.05kHz 至 24kHz
            3. 7.3.6.7.2.3 采样速率：29.4kHz 至 32kHz
            4. 7.3.6.7.2.4 采样速率：44.1kHz 至 48kHz
            5. 7.3.6.7.2.5 采样速率：88.2kHz 至 96kHz
            6. 7.3.6.7.2.6 采样速率：176.4kHz 至 192kHz
          3. 7.3.6.7.3 超低延迟滤波器
            1. 7.3.6.7.3.1 采样速率：14.7kHz 至 16kHz
            2. 7.3.6.7.3.2 采样速率：22.05kHz 至 24kHz
            3. 7.3.6.7.3.3 采样速率：29.4kHz 至 32kHz
            4. 7.3.6.7.3.4 采样速率：44.1kHz 至 48kHz
            5. 7.3.6.7.3.5 采样速率：88.2kHz 至 96kHz
            6. 7.3.6.7.3.6 采样速率：176.4kHz 至 192kHz
            7. 7.3.6.7.3.7 采样速率：352.8kHz 至 384kHz
      7. 7.3.7  自动增益控制器 (AGC)
      8. 7.3.8  语音活动检测 (VAD)
      9. 7.3.9  数字 PDM 麦克风录音通道
      10. 7.3.10 中断、状态和数字 I/O 引脚多路复用
    4. 7.4 器件功能模式
      1. 7.4.1 睡眠模式或软件关断
      2. 7.4.2 工作模式
      3. 7.4.3 软件复位
    5. 7.5 编程
      1. 7.5.1 控制串行接口
        1. 7.5.1.1 I2C 控制接口
          1. 7.5.1.1.1 常规 I2C 运行
            1. 7.5.1.1.1.1 I2C 单字节和多字节传输
              1. 7.5.1.1.1.1.1 I2C 单字节写入
              2. 7.5.1.1.1.1.2 I2C 多字节写入
              3. 7.5.1.1.1.1.3 I2C 单字节读取
              4. 7.5.1.1.1.1.4 I2C 多字节读取
    6. 7.6 寄存器映射
      1. 7.6.1 器件配置寄存器
        1. 7.6.1.1 PCM3120-Q1 访问代码
      2. 7.6.2 Page_0 寄存器
      3. 7.6.3 Page_1 寄存器
      4. 7.6.4 可编程系数寄存器
        1. 7.6.4.1 可编程系数寄存器：页面 2
        2. 7.6.4.2 可编程系数寄存器：页面 3
        3. 7.6.4.3 可编程系数寄存器：页面 4
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 双通道模拟麦克风录音
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
          1. 8.2.1.2.1 EVM 设置的器件寄存器配置脚本示例
        3. 8.2.1.3 应用曲线
      2. 8.2.2 四通道数字 PDM 麦克风录音
        1. 8.2.2.1 设计要求
        2. 8.2.2.2 详细设计过程
          1. 8.2.2.2.1 EVM 设置的器件寄存器配置脚本示例
    3. 8.3 应做事项和禁止事项
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 文档支持
      1. 9.1.1 相关文档
    2. 9.2 接收文档更新通知
    3. 9.3 支持资源
    4. 9.4 商标
    5. 9.5 静电放电警告
    6. 9.6 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息
    1. 11.1 卷带包装信息
    2. 11.2 封装选项附录

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.6.3 可编程通道相位校准

除了增益校准外，每个通道的相位延迟可进行精细校准或调整。具体来说，对于模拟麦克风的相位误差，可以在 0 至 255 个调制器时钟周期范围内，以一个时钟周期为步长进行调整。调制器时钟与用于 ADC_MOD_CLK 的时钟相同，为 6.144MHz（输出数据采样速率为 48kHz 的倍数或约数）或 5.6448MHz（输出数据采样速率为 44.1kHz 的倍数或约数）。对于数字麦克风接口，相位校准时钟取决于使用的 PDM 时钟。对于 6.144MHz 的 PDM_CLK（输出数据采样速率为 48kHz 的倍数或约数）或 5.6448MHz（输出数据采样速率为 44.1kHz 的倍数或约数），相位校准时钟与 PDM_CLK 相同。当 PDM_CLK 等于或低于 3.072MHz（输出数据采样速率是 48kHz 的倍数或约数）时，使用的相位校准时钟为 3.072MHz。同样，对于 2.8224MHz、1.4112MHz 或 705.6kHz 的 PDM_CLK（输出数据采样速率是 44.1kHz 的倍数或约数），使用的相位校准时钟为 2.8224MHz。对于必须在每个通道之间以高分辨率进行相位匹配的应用（包括由外部元件或麦克风导致的任何通道间相位不匹配），该功能非常有用。 表 7-16 展示了使用 6.144MHz 或 5.6448MHz 的 PDM_CLK 时，模拟或数字麦克风的通道相位校准的可用可编程选项。

表 7-16 通道相位校准可编程设置
P0_R64_D[7:0]：CH1_PCAL[7:0] 输入通道 1 的通道相位校准设置
0000 0000 = 0d（默认值） 输入通道 1 相位校准，无延迟
0000 0001 = 1d 输入通道 1 相位校准延迟设置为一个调制器时钟周期
0000 0010 = 2d 输入通道 1 相位校准延迟设置为两个调制器时钟周期
… …
1111 1110 = 254d 输入通道 1 相位校准延迟设置为 254 个调制器时钟周期
1111 1111 = 255d 输入通道 1 相位校准延迟设置为 255 个调制器时钟周期

对于 PDM_CLK 频率低于 3.072MHz 的数字麦克风接口，相位校准范围为相位校准时钟的 0 至 127（如果输出数据采样率是 48kHz 的倍数或约数，为 3.072MHz；如果输出数据采样率是 44.1kHz 的倍数或约数，为 2.8224MHz）。可以使用 CH1_PCAL[7:1] 配置通道 1 的该范围。

同样，可以分别使用 CH2_PCAL (P0_R69) 到 CH4_PCAL (P0_R79) 寄存器位来配置输入通道 2 到通道 4 的通道相位校准设置。

当模拟输入和 PDM 输入一起用于同步转换时，不得使用相位校准功能。