ZHCSXB3B November 2024 – October 2025 MSPM0G1518 , MSPM0G1519 , MSPM0G3518 , MSPM0G3519
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
MSPM0 MCU 包含一个低功耗高性能 SRAM 存储器，可在器件支持的 CPU 频率范围内实现零等待状态访问。MSPM0 MCU 还提供高达 128KB 的 SRAM。SRAM 存储器可用于存储易失性信息，例如调用栈、堆、全局数据和代码。
SRAM 存储器内容被分成两组，每组 64KB。SRAM（组 0）提供受 ECC 或奇偶校验保护的 64KB SRAM，在运行、睡眠、停止和待机工作模式下始终可用。SRAM（组 1）提供 64KB，其中不包括 ECC 保护或奇偶校验，可以通过 SYSCTL 内 SRAMCFG 寄存器中的 BANKOFF1 位选择性地启用或禁用。启用后，SRAM（组 1）在运行、睡眠和停止模式下可用。通过配置 SYSCTL 内 SRAMCFG 寄存器中的 BANKSTOP1 位，可以在 STOP 模式下关断 SRAM（组 1）。在关断模式下，两个组的 SRAM 内容都会丢失。
提供了写入/执行互斥机制，以允许应用程序将 SRAM 分区为三个部分：两个读取/写入 (RW) 分区和一个读取/执行 (RX) 分区。两个 RW 分区占用 SRAM 地址空间的低位和高位部分，而 RX 分区占用 SRAM 地址空间的中间部分。需要配置 SYSCTL 中的 SRAMBOUNDARY 和 SRAMBOUNDARYHIGH 寄存器来设置这些分区。在将可执行代码放入 SRAM 时写保护很有用，因为它可以针对 CPU 或 DMA 无意覆盖代码提供一定程度的保护。将代码放置在 SRAM 中可以通过实现零等待状态操作和降低功耗来提高关键循环的性能。通过阻止自修改代码执行能力，阻止从 RW 分区执行代码功能提高了安全性。