ZHCSXO2
December 2024
LMX1205
ADVANCE INFORMATION
1
1
特性
2
应用
3
说明
4
引脚配置和功能
5
规格
5.1
绝对最大额定值
5.2
ESD 等级
5.3
建议运行条件
5.4
热性能信息
5.5
电气特性
5.6
时序要求
5.7
时序图
5.8
典型特性
6
详细说明
6.1
概述
6.1.1
分频器和倍频器范围
6.2
功能方框图
6.3
特性说明
6.3.1
上电复位
6.3.2
温度传感器
6.3.3
时钟输入
6.3.3.1
时钟输入可调节延迟
6.3.4
时钟输出
6.3.4.1
时钟输出缓冲器
6.3.4.2
时钟输出可调节延迟
6.3.4.3
时钟多路复用器
6.3.4.4
时钟分频器
6.3.4.5
时钟倍频器
6.3.4.5.1
有关时钟倍频器的一般信息
6.3.4.5.2
时钟倍频器的状态机时钟
6.3.4.5.2.1
状态机时钟
6.3.4.5.3
时钟倍频器校准
6.3.4.5.4
时钟倍频器锁定检测
6.3.5
LOGICLK 输出
6.3.5.1
LOGICLK 输出格式
6.3.5.2
LOGICLK 分频器
6.3.6
SYSREF
6.3.6.1
SYSREF 输出缓冲器
6.3.6.1.1
主时钟的 SYSREF 输出缓冲器 (SYSREFOUT)
6.3.6.1.2
LOGISYSREF 输出缓冲器
6.3.6.1.3
SYSREF 频率和延迟生成
6.3.6.1.4
SYSREFREQ 引脚和 SYSREFREQ SPI 控制字段
6.3.6.1.4.1
SYSREFREQ 引脚共模电压
6.3.6.1.4.2
SYSREFREQ 窗口化特性
6.3.6.1.4.2.1
SYSREF 窗口化操作的一般过程流程图
6.3.6.1.4.2.2
有关 SYSREF 窗口化的其他指导
6.3.6.1.4.2.3
用于无干扰输出
6.3.6.1.4.2.4
如果使用 SYNC 特性
6.3.6.1.4.2.5
SYNC 功能
6.3.7
上电时序
6.3.8
处理未使用的引脚
6.4
器件功能模式配置
7
寄存器映射
7.1
器件寄存器
8
应用和实施
8.1
参考
8.1.1
典型应用
8.1.1.1
设计要求
8.1.1.2
详细设计过程
8.1.1.3
应用曲线图
8.2
电源相关建议
8.3
布局
8.3.1
布局指南
8.3.2
布局示例
9
器件和文档支持
9.1
器件支持
9.2
文档支持
9.2.1
相关文档
9.3
接收文档更新通知
9.4
支持资源
9.5
商标
9.6
静电放电警告
9.7
术语表
10
修订历史记录
11
机械、封装和可订购信息
封装选项
机械数据 (封装 | 引脚)
RHA|40
MPQF135D
散热焊盘机械数据 (封装 | 引脚)
RHA|40
QFND650
订购信息
zhcsxo2_oa
6.3.6.1.4.2.2
有关 SYSREF 窗口化的其他指导
SYSREFREQ 引脚必须保持高电平至少 3/f
CLKIN
+ 1.6ns 的时间,只有在该时间之后,rb_CLKPOS 字段才有效。
如果用户从 rb_CLKPOS 寄存器推导出多个有效的 SYSREFREQ_DLY 值来避免违反设置和保持时间,TI 建议选择最小的有效 SYSREFREQ_DLY 值,以便尽量减少温度变化的影响。
为优化 SYSREF 窗口化后的设置和保持时间而编程的 SYSREFREQ_DLY 可调整内部 SYSREFREQ_DLY,但 SYSREFREQ_DLY 不会显示 SYSREF 窗口化回读代码中的移动。SYSREF 窗口化始终评估引脚上的信号。