ZHCSL78Y august 1999 – august 2023 LMV321 , LMV324 , LMV358
PRODUCTION DATA
请参考 PDF 数据表获取器件具体的封装图。
图 5-1 D、DDU、DGK 和 PW 封装,8 引脚 SOIC、VSSOP 和 TSSOP(顶视图)| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| 1IN+ | 3 | I | 同相输入 |
| 1IN– | 2 | I | 反相输入 |
| 2IN+ | 5 | I | 同相输入 |
| 2IN– | 6 | I | 反相输入 |
| 2OUT | 7 | O | 输出 |
| GND | 4 | — | 负电源 |
| OUT | 1 | O | 输出 |
| VCC+ | 8 | — | 正电源 |
图 5-2 DBV 和 DCK 封装,5 引脚 SOT-23 和 SC70(顶视图)| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| 1IN+ | 1 | I | 同相输入 |
| 1IN– | 3 | I | 反相输入 |
| GND | 2 | — | 负电源 |
| OUT | 4 | O | 输出 |
| VCC+ | 5 | — | 正电源 |
图 5-3 D 和 PW 封装,14 引脚 SOIC 和 TSSOP(顶视图)| 引脚 | 类型(1) | 说明 | |
|---|---|---|---|
| 名称 | 编号 | ||
| 3/4 SHDN | — | I | 关断(逻辑低电平)/启用(逻辑高电平) |
| 1/2 SHDN | — | I | 关断(逻辑低电平)/启用(逻辑高电平) |
| 1IN+ | 3 | I | 同相输入 |
| 1IN– | 2 | I | 反相输入 |
| 2IN+ | 5 | I | 同相输入 |
| 2IN– | 6 | I | 反相输入 |
| 2OUT | 7 | O | 输出 |
| 3IN+ | 10 | I | 同相输入 |
| 3IN– | 9 | I | 反相输入 |
| 3OUT | 8 | O | 输出 |
| 4IN+ | 12 | I | 同相输入 |
| 4IN– | 13 | I | 反相输入 |
| 4OUT | 14 | O | 输出 |
| GND | 11 | — | 负电源 |
| OUT | 1 | O | OUT |
| VCC+ | 4 | — | 正电源 |