ZHCSRR6F November   2023  – November 2025 LMKDB1102 , LMKDB1104 , LMKDB1108 , LMKDB1112 , LMKDB1120

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 
    5. 6.5 电气特性
    6. 6.6 SMBus 时序要求
    7. 6.7 SBI 时序要求
    8. 6.8 时序图
    9. 6.9 典型特性
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 输入特性
        1. 8.3.1.1 在器件断电时运行输入时钟
        2. 8.3.1.2 失效防护输入
        3. 8.3.1.3 输入配置
          1. 8.3.1.3.1 用于时钟输入的内部端接
          2. 8.3.1.3.2 交流耦合或直流耦合时钟输入
      2. 8.3.2 灵活的电源序列
        1. 8.3.2.1 PWRDN# 置为有效和置为无效
        2. 8.3.2.2 OE# 置为有效和置为无效
        3. 8.3.2.3 器件电源关闭时的时钟输入和 PWRGD/PWRDN# 行为
      3. 8.3.3 LOS 和 OE
        1. 8.3.3.1 LMKDB1120 的附加 OE# 引脚和向后兼容性
        2. 8.3.3.2 同步 OE
        3. 8.3.3.3 OE 控制寄存器
        4. 8.3.3.4 自动输出禁用
        5. 8.3.3.5 LOS 检测
      4. 8.3.4 输出特性
        1. 8.3.4.1 双端接
        2. 8.3.4.2 可编程输出压摆率
          1. 8.3.4.2.1 通过引脚控制压摆率
          2. 8.3.4.2.2 通过 SMBus 进行压摆率控制
        3. 8.3.4.3 可编程输出摆幅
        4. 8.3.4.4 准确的输出阻抗
        5. 8.3.4.5 可编程输出阻抗
        6. 8.3.4.6 失效防护输出
    4. 8.4 器件功能模式
      1. 8.4.1 SMBus 模式
      2. 8.4.2 SBI 模式
      3. 8.4.3 引脚模式
  10. 9 寄存器映射
    1. 9.1 LMKDB1120 和 LMKDB1120FS 寄存器
    2. 9.2 LMKDB1112 寄存器
    3. 9.3 LMKDB1108 和 LMKDB1108FS 寄存器
    4. 9.4 LMKDB1104 和 LMKDB1104FS 寄存器
  11. 10应用和实施
    1. 10.1 应用信息
    2. 10.2 典型应用
      1. 10.2.1 设计要求
      2. 10.2.2 详细设计过程
      3. 10.2.3 应用曲线
    3. 10.3 电源相关建议
    4. 10.4 布局
      1. 10.4.1 布局指南
      2. 10.4.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 机械数据

封装选项

机械数据 (封装 | 引脚)
  • ZSF|80
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.3.2.2 OE# 置为有效和置为无效

可以随时将 OE# 引脚置为有效和置为无效，无论：

  • 器件电源打开还是关闭
  • PWRGD/PWRDN# 引脚被拉高还是拉低
  • 时钟输入有效还是无效
仅当满足以下所有条件时，OE# 引脚才会生效：
  1. 时钟输入有效
  2. PWRGD/PWRDN# 引脚为高电平
  3. 器件已打开电源
否则，输出始终静音，并且 OE# 置为有效或置为无效没有影响。

如果 OE# 引脚在以下任一情况下变为低电平：

  1. 输入时钟无效
  2. PWRGD/PWRDN# 引脚为低电平
  3. 器件电源已关闭
那么，当满足以下所有条件时：
  1. 时钟输入有效
  2. PWRGD/PWRDN# 引脚为高电平
  3. 器件已打开电源
输出启用时没有任何毛刺脉冲（假设寄存器 OE 和 SBI OE 处于活动状态）。