ZHCSYY1B November 2010 – September 2025 LMD18200QML
PRODUCTION DATA
为确保适当的内部逻辑性能,最好避免对齐输入信号的下降沿和上升沿。在方向、制动和/或 PWM 输入信号转换之间应考虑至少增加 1µs 的延迟。保守方法是确保在第一次转换结束和第二次转换开始之间至少有 500ns 的延迟。请参阅 图 11-3。