ZHCSIV4 September   2018 DSLVDS1048

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     Device Images
      1. 3.1 703A I2C
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
    1.     Pin Functions
  6. 6 Specifications
    1. 6.1 Absolute Maximum Ratings
    2. 6.2 ESD Ratings
    3. 6.3 Recommended Operating Conditions
    4. 6.4 Thermal Information
    5. 6.5 Electrical Characteristics
    6. 6.6 Switching Characteristics
    7. 6.7 Typical Characteristics
  7. 7 Parameter Measurement Information
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1 Fail-Safe Feature
    4. 8.4 Device Functional Modes
  9. 9 Application and Implementation
    1. 9.1 Application Information
    2. 9.2 Typical Application
      1. 9.2.1 Design Requirements
      2. 9.2.2 Detailed Design Procedure
        1. 9.2.2.1 Probing LVDS Transmission Lines
        2. 9.2.2.2 Threshold
      3. 9.2.3 Application Curve
  10. 10Power Supply Recommendations
  11. 11Layout
    1. 11.1 Layout Guidelines
      1. 11.1.1 Power Decoupling Recommendations
      2. 11.1.2 Differential Traces
      3. 11.1.3 Termination
    2. 11.2 Layout Example
  12. 12器件和文档支持
    1. 12.1 接收文档更新通知
    2. 12.2 社区资源
    3. 12.3 商标
    4. 12.4 静电放电警告
    5. 12.5 术语表
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

3 说明

DSLVDS1048 器件是一款四路 CMOS 直通差动线路接收器，专为需要超低功耗和高数据速率的 应用 而设计。该器件旨在使用低电压差动信号 (LVDS) 技术支持超过 400Mbps (200MHz) 的数据速率。

DSLVDS1048 接受低电压（350mV 典型值）差动输入信号，并将其转换为 3V CMOS 输出电平。该接收器支持 TRI-STATE 功能，可用于对输出进行多路复用。该接收器还支持开路、短路及终止 (100Ω) 输入失效防护。该接收器的输出在所有失效防护条件下均为高电平。DSLVDS1048 采用了直通引脚排列，可简化 PCB 布局。

EN 和 EN* 输入将接受 AND 运算并控制 TRI-STATE 输出。这些使能端由四个接收器共用。DSLVDS1048 和配套的 LVDS 线路驱动器（例如 DSLVDS1047）为高速点对点接口应用提供了大功率 PECL/ECL 器件的替代 产品。

器件信息(1)

器件型号 封装 封装尺寸（标称值）
DSLVDS1048 TSSOP (16) 5.00mm × 4.40mm
  1. 如需了解所有可用封装，请参阅数据表末尾的可订购产品附录。