ZHCSXG2P September   2006  – August 2024 DS90UR124-Q1 , DS90UR241-Q1

PRODUCTION DATA  

  1.   1
  2. 1特性
  3. 2应用
  4. 3说明
  5. 4引脚配置和功能
  6. 5规格
    1. 5.1 绝对最大额定值
    2. 5.2 ESD 等级
    3. 5.3 建议运行条件
    4. 5.4 热性能信息
    5. 5.5 电气特性
    6. 5.6 TCLK 的串行器输入时序要求
    7. 5.7 串行器开关特性
    8. 5.8 解串器开关特性
    9. 5.9 典型特性
  7. 6详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1  初始化和锁定机制
      2. 6.3.2  数据传输
      3. 6.3.3  重新同步
      4. 6.3.4  断电
      5. 6.3.5  三态
      6. 6.3.6  预加重
      7. 6.3.7  交流耦合和终端
        1. 6.3.7.1 接收器终端选项 1
        2. 6.3.7.2 接收器终端选项 2
        3. 6.3.7.3 接收器终端选项 3
      8. 6.3.8  信号质量增强器
      9. 6.3.9  @SPEED-BIST 测试功能
      10. 6.3.10 DS90C241 和 DS90C124 的向后兼容模式
    4. 6.4 器件功能模式
  8.   应用和实施
    1. 7.1 应用信息
      1. 7.1.1 使用 DS90UR241 和 DS90UR124
      2. 7.1.2 显示应用
      3. 7.1.3 典型应用连接
    2. 7.2 典型应用
      1. 7.2.1 DS90UR241-Q1 典型应用连接
        1. 7.2.1.1 设计要求
        2. 7.2.1.2 详细设计过程
          1. 7.2.1.2.1 电源注意事项
          2. 7.2.1.2.2 噪声容限
          3. 7.2.1.2.3 传输介质
          4. 7.2.1.2.4 46
          5. 7.2.1.2.5 热链路插入
        3. 7.2.1.3 应用曲线
      2. 7.2.2 DS90UR124 典型应用连接
        1. 7.2.2.1 设计要求
        2. 7.2.2.2 详细设计过程
        3. 7.2.2.3 应用曲线
    3. 7.3 电源相关建议
    4. 7.4 布局
      1. 7.4.1 布局指南
        1. 7.4.1.1 PCB 布局和电源系统注意事项
        2. 7.4.1.2 LVDS 互连指南
      2. 7.4.2 布局示例
  9. 7器件和文档支持
    1. 7.1 器件支持
    2. 7.2 文档支持
      1. 7.2.1 相关文档
    3. 7.3 接收文档更新通知
    4. 7.4 支持资源
    5. 7.5 商标
    6. 7.6 静电放电警告
    7. 7.7 术语表
  10. 8修订历史记录
  11.   机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.3.7 交流耦合和终端

DS90UR241 和 DS90UR124 通过集成的直流平衡编码/解码方案支持交流耦合互连。要在交流耦合应用中使用串行器和解串器，请在 LVDS 信号路径中串联插入外部交流耦合电容器，如 图 7-8 所示。解串器输入级专为交流耦合设计，提供内置的交流偏置网络，该网络将内部 VCM 设置为 +1.8V。通过交流信号耦合，电容器为信号输入提供交流耦合路径。

对于高速 LVDS 传输，交流耦合电容器必须使用最小的可用封装。这有助于尽可能减少由于封装寄生效应引起的信号质量降低。接口最常用的电容器值是 100nF (0.1uF)。建议使用 NPO 1 级或 X7R 2 级类型电容器。要达到出色的系统级 ESD 性能，必须至少使用 50WVDC。

要达到正常运行，还需要在 DOUT± 和 RIN± 两端连接一个终端电阻器。终端电阻器必须等于所驱动介质的差分阻抗，并且在 90Ω 至 132Ω 的范围内。100Ω 是标准 100Ω 传输介质常用的典型值。此电阻器是控制反射所必需的，也组成了完整的电流环路。将电阻器放置在尽可能靠近串行器 DOUT± 输出和解串器 RIN± 输入的位置，以尽可能缩短引脚的桩线长度。要与传输线路上的差分阻抗匹配，在串行器 DOUT± 输出引脚和解串器 RIN± 输入引脚上为 LVDS I/O 端接 100Ω 电阻器。