ZHCSZ01 August   2025 DRV8002-Q1

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 等级 - 汽车
    3. 6.3 建议运行条件
    4. 6.4 热性能信息 RGZ 封装
    5. 6.5 电气特性
    6. 6.6 时序要求
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 外部组件
    4. 7.4 特性说明
      1. 7.4.1 高侧驱动器
        1. 7.4.1.1 高侧驱动器控制
          1. 7.4.1.1.1 高侧驱动器 PWM 发生器
          2. 7.4.1.1.2 恒流模式
          3. 7.4.1.1.3 OUTx HS ITRIP 行为
          4. 7.4.1.1.4 高侧驱动器 - 并行输出
        2. 7.4.1.2 高侧驱动器保护电路
          1. 7.4.1.2.1 高侧驱动器内部二极管
          2. 7.4.1.2.2 高侧驱动器短路保护
          3. 7.4.1.2.3 高侧驱动器过流保护
          4. 7.4.1.2.4 高侧驱动器开路负载检测
      2. 7.4.2 半桥驱动器
        1. 7.4.2.1 半桥控制
        2. 7.4.2.2 OUT1 和 OUT2 高侧驱动器模式
        3. 7.4.2.3 半桥寄存器控制
        4. 7.4.2.4 半桥 ITRIP 调节
        5. 7.4.2.5 半桥保护和诊断
          1. 7.4.2.5.1 半桥关断状态诊断 (OLP)
          2. 7.4.2.5.2 半桥开路负载检测
          3. 7.4.2.5.3 半桥过流保护
      3. 7.4.3 栅极驱动器
        1. 7.4.3.1 输入 PWM 模式
          1. 7.4.3.1.1 半桥控制
          2. 7.4.3.1.2 H 桥控制
          3. 7.4.3.1.3 DRVOFF - 栅极驱动器关断引脚
        2. 7.4.3.2 智能栅极驱动器 - 功能方框图
          1. 7.4.3.2.1  智能栅极驱动器
          2. 7.4.3.2.2  功能方框图
          3. 7.4.3.2.3  压摆率控制 (IDRIVE)
          4. 7.4.3.2.4  栅极驱动器状态机 (TDRIVE)
            1. 7.4.3.2.4.1 tDRIVE 计算示例
          5. 7.4.3.2.5  传播延迟降低 (PDR)
          6. 7.4.3.2.6  PDR 预充电/预放电控制环路运行详细信息
          7. 7.4.3.2.7  PDR 后充电/后放电控制环路运行详细信息
            1. 7.4.3.2.7.1 PDR 充电后/放电后设置
          8. 7.4.3.2.8  检测驱动和续流 MOSFET
          9. 7.4.3.2.9  自动占空比补偿 (DCC)
          10. 7.4.3.2.10 闭环压摆时间控制 (STC)
            1. 7.4.3.2.10.1 STC 控制环路设置
        3. 7.4.3.3 三倍器（双极）电荷泵
        4. 7.4.3.4 宽共模差分电流分流放大器
        5. 7.4.3.5 栅极驱动器保护电路
          1. 7.4.3.5.1 MOSFET VDS 过流保护 (VDS_OCP)
          2. 7.4.3.5.2 栅极驱动器故障 (VGS_GDF)
          3. 7.4.3.5.3 离线短路和开路负载检测（OOL 和 OSC）
      4. 7.4.4 检测输出 (IPROPI)
      5. 7.4.5 保护电路
        1. 7.4.5.1 故障复位 (CLR_FLT)
        2. 7.4.5.2 DVDD 逻辑电源上电复位 (DVDD_POR)
        3. 7.4.5.3 PVDD 电源欠压监测器 (PVDD_UV)
        4. 7.4.5.4 PVDD 电源过压监测器 (PVDD_OV)
        5. 7.4.5.5 VCP 电荷泵欠压锁定 (VCP_UV)
        6. 7.4.5.6 热仪表组
        7. 7.4.5.7 看门狗计时器
        8. 7.4.5.8 故障检测和响应汇总表
    5. 7.5 编程
      1. 7.5.1 串行外设接口 (SPI)
      2. 7.5.2 SPI 格式
      3. 7.5.3 时序图
  9. 8  DRV8002-Q1 寄存器映射
    1. 8.1 DRV8000-Q1_STATUS 寄存器
    2. 8.2 DRV8000-Q1_CNFG 寄存器
    3. 8.3 DRV8000-Q1_CTRL 寄存器
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 设计要求
      2. 9.2.2 详细设计过程
        1. 9.2.2.1 IDRIVE 计算示例
        2. 9.2.2.2 tDRIVE 计算示例
        3. 9.2.2.3 最大 PWM 开关频率
        4. 9.2.2.4 电流分流放大器配置
    3. 9.3 初始化设置
    4. 9.4 电源相关建议
      1. 9.4.1 确定大容量电容器的大小
    5. 9.5 布局
      1. 9.5.1 布局指南
      2. 9.5.2 布局示例
  11. 10器件和文档支持
    1. 10.1 接收文档更新通知
    2. 10.2 支持资源
    3. 10.3 商标
    4. 10.4 静电放电警告
    5. 10.5 术语表
  12. 11预量产版修订历史记录
  13. 12机械、封装和可订购信息
    1. 12.1 封装选项附录
    2. 12.2 卷带包装信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.2.4 半桥 ITRIP 调节

器件半桥具有称为 ITRIP 的可选固定频率负载电流调节功能。这是通过将有源输出电流与由 OUTx_ITRIP_LVL 确定的配置电流阈值进行比较来实现的。OUT1-2 有两个可能的 ITRIP 电流阈值，OUT3-6 也有三个电流阈值选项。ITRIP 阈值、使能和时序设置是在 HB_ITRIP_CONFIG、HB_ITRIP_FREQ 和 HB_ITRIP_DG 中为每个半桥单独设置的。

由于此器件具有多个可在任何给定时间使能的集成驱动器，因此存在续流配置，旨在减少 ITRIP 半桥调节期间的功耗。与异步整流（二极管）相比，同步整流 (MOSFET) 的功耗更低。半桥续流可在非同步（无源续流）和同步整流（有源续流）之间配置。ITRIP 调节期间半桥的同步整流通过设置配置寄存器 HB_OUT_CNFG1 中的 NSR_OUTx_DIS 位来使能。

ITRIP 检测在每个半桥的高侧和低侧 MOSFET 上完成，并由内部控制消隐。

可配置的 ITRIP 时序参数为频率和抗尖峰脉冲。下表汇总了 ITRIP 配置选项。

表 7-15 半桥 ITRIP 同步整流设置
NSR_OUTx_DIS ITRIP 半桥关断时间响应
0b 高阻态
1b 互补 MOSFET 导通
表 7-16 半桥的 ITRIP 电流阈值
半桥 典型 ITRIP 电流阈值 OUTx_ITRIP_LVL
OUT6 6.2A 10b
5.4A 01b
2.3A 00b
OUT5 7.6A 10b
6.6A 01b
2.9A 00b
OUT3 和 OUT4 3.4A 10b
2.5A 01b
1.3A 00b
OUT1 和 OUT2 0.875A 1b
0.7A 0b
表 7-17 ITRIP 时序 - 抗尖峰脉冲选项
抗尖峰脉冲时间 OUTx_ITRIP_DG
2μs 00b
5μs 01b
10μs 10b
20μs 11b
表 7-18 ITRIP 时序 - 频率选项
ITRIP 频率 OUTx_ITRIP_FREQ
20kHz 00b
10kHz 01b
5kHz 10b
2.5kHz 11b

注： 如果需要 20kHz 的 ITRIP 频率，建议使用最短的抗尖峰脉冲时间 (2μs)。

ITRIP 调节的步骤如下：

  • 使能半桥的低侧或高侧。使能半桥时，会出现第一个 ITRIP 时钟边沿。
  • 如果在低侧或高侧超过 ITRIP 限制，则器件等待的时间超过抗尖峰脉冲时间 tDG_ITRIP_HB。
  • 如果在抗尖峰脉冲时间后仍然超过 ITRIP 限制，则半桥会进入 Hi-Z 状态或在 ITRIP 周期的剩余时间内导通相反的 MOSFET，具体取决于 NSR_OUTx_DIS 位设置。ITRIP 状态位置位，且调节环路重新启动。
  • 如果 NSR_OUTx_DIS = 1b（使能同步整流），则会监控流经使能的 MOSFET 的电流是否发生电流反转。如果检测到电流反转，半桥输出在 ITRIP 周期的剩余时间内为 Hi-Z。

同步整流或续流功能通过设置配置寄存器 HB_OUT_CNFG1 中的 NSR_OUTx_DIS 位来使能。当 NSR_OUTx_DIS = 0b 时，如果任一 MOSFET 上发生 ITRIP，则半桥会进入 Hi-Z 状态。如果 NSR_OUTx_DIS = 1b，则当任一 MOSFET 上发生 ITRIP 时，都会使能相反的 MOSFET。

例如，NSR_OUTx_DIS = 1b 且 OUTx_CNFG = 101b 或 010b，以配置为互补模式。如果 PWM 输入将 HS MOSFET 设置为导通，并且在 HS MOSFET 上达到 ITRIP，则 LS MOSFET 会在 ITRIP 周期的剩余时间内导通。HS MOSFET 在周期结束时导通。如果 PWM 输入在 ITRIP 周期内发生变化，则 ITRIP 计数器会复位，并且在 LS MOSFET 导通时，ITRIP 调节将激活。

如果使能了同步整流并且在发生 ITRIP 时 MOSFET 导通，则会监控电流以检测电流反转或过零情况。高侧和低侧 MOSFET 上都存在过零检测。如果在 ITRIP 调节期间检测到的负载电流达到 0A 的时间长于抗尖峰脉冲时间，则半桥输出会在 ITRIP 周期的剩余时间内变为 Hi-Z 状态。过零抗尖峰脉冲时间与 ITRIP 抗尖峰脉冲时间相同。

下图显示了配置 OUTx_ITRIP_LVL、NSR_OUTx_DIS、HB_ITRIP_FREQ、HB_TOFF_SEL 和 HB_ITRIP_DG 后半桥的 ITRIP 行为：

DRV8002-Q1 半桥的固定频率 ITRIP 电流调节图 7-8 半桥的固定频率 ITRIP 电流调节

只要 SPI 通信可用，就可以通过写入 OUTx_ITRIP_LVL 位随时更改 ITRIP 设置。此更改会立即反映在器件行为中。

如果半桥配置为 PWM 控制和 ITRIP，则在达到 ITRIP 时，行为与 SPI 寄存器控制相同，但现在的输入来自配置的 PWM 引脚。

根据 HB_ITRIP_FREQ 寄存器中的 HB_TOFF_SEL 位强制执行最短 tOFF 时间。使能此设置时，其中周期 = 1/fPWM，如果 (周期 - tON) > tOFF_MIN，则 tOFF = (周期 - tON)，如果 (周期 - tON) < tOFF_MIN，则 tOFF = tOFF_MIN。

例如，在 HB_TOFF_SEL = 01b 且最小 tOFF 插入为 T/2 的情况下。

  1. 如果在占空比超过 50% 时发生 ITRIP，则在 ITRIP 之后插入最小固定 T/2 关断时间。相关的行为是 tOFF = T/2。
  2. 如果在占空比未超过 50% 时发生 ITRIP，则相关的行为是 tOFF = (周期 - tON)。

表 7-19 最小 tOFF 时间选项
HB_TOFF_SEL 强制执行最短 tOFF
00b 禁用，零
01b TOFF= T/2，50% T
10b TOFF= T/4，25% T
11b TOFF= T