ZHCST73A May   2025  – September 2025 ADS9326 , ADS9327

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  热性能信息
    4. 6.4  建议运行条件
    5. 6.5  电气特性 
    6. 6.6  电气特性：AVDD = 5V
    7. 6.7  电气特性：AVDD = 3.3V
    8. 6.8  时序要求
    9. 6.9  开关特性
    10. 6.10 时序图
    11. 6.11 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1 模拟输入
      2. 7.3.2 参考
        1. 7.3.2.1 内部基准
          1. 7.3.2.1.1 具有 5V AVDD 的可选内部基准
        2. 7.3.2.2 外部基准
        3. 7.3.2.3 采用外部基准缓冲器的外部基准
      3. 7.3.3 ADC 传递函数
      4. 7.3.4 数据接口
      5. 7.3.5 可编程数据平均滤波器
        1. 7.3.5.1 简单平均
          1. 7.3.5.1.1 使用非连续 CONVST 的简单平均
        2. 7.3.5.2 移动平均值
      6. 7.3.6 输出数据接口上的 CRC
      7. 7.3.7 ADC 输出数据随机数发生器
      8. 7.3.8 数据帧宽度
      9. 7.3.9 菊花链模式
        1. 7.3.9.1 菊花时钟模式
    4. 7.4 器件功能模式
      1. 7.4.1 复位
      2. 7.4.2 正常运行
      3. 7.4.3 低延时模式
      4. 7.4.4 CS-CONVST 短接模式
      5. 7.4.5 寄存器读取模式
      6. 7.4.6 初始化序列
    5. 7.5 编程
      1. 7.5.1 寄存器操作的 SPI 帧长度
      2. 7.5.2 寄存器映射锁定
      3. 7.5.3 寄存器写入
      4. 7.5.4 寄存器读取
  9. 8 寄存器映射：ADS9327
    1. 8.1 寄存器组 0
    2. 8.2 寄存器组 1
    3. 8.3 寄存器组 2
  10. 9 寄存器映射：ADS9326
    1. 9.1 寄存器组 0
    2. 9.2 寄存器组 1
    3. 9.3 寄存器组 2
  11. 10应用和实施
    1. 10.1 应用信息
    2. 10.2 典型应用
      1. 10.2.1 模拟 1VPP 正弦-余弦编码器接口
      2. 10.2.2 设计要求
      3. 10.2.3 详细设计过程
    3. 10.3 电源相关建议
    4. 10.4 布局
      1. 10.4.1 布局指南
      2. 10.4.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息
    1. 13.1 机械数据

封装选项

机械数据 (封装 | 引脚)
  • VAE|22
散热焊盘机械数据 (封装 | 引脚)
订购信息

8.2 寄存器组 1

表 9-42 列出了寄存器组 1 寄存器的存储器映射寄存器。表 9-42 中未列出的所有寄存器偏移地址都应视为保留位置，并且不应修改寄存器内容。

表 8-7 寄存器映射组 1
地址首字母缩写词位 15位 14位 13位 12位 11位 10位 9位 8
位 7位 6位 5位 4位 3位 2位 1位 0
0x08寄存器 08hRESERVED
RESERVEDPDN_CH[1:0]RESERVEDPDN_CTL
0x09寄存器 09hRESERVEDLATENCY_MODERESERVED
RESERVEDNUM_DATA_LANES[2:0]RESERVEDDAISY_CLK
0x0A寄存器 0AhRESERVED
RESERVEDDIG_DELAY_ENDRIVE_STRENGTH[2:0]
0x0B寄存器 0BhRESERVEDDIG_DELAY_D3[2:0]DIG_DELAY_D2[2:0]
DIG_DELAY_D2[2:0]DIG_DELAY_D1[2:0]DIG_DELAY_D0[2:0]
0x0C寄存器 0ChRESERVEDPD_REF[1:0]
RESERVEDCLK_PWR[2:0]RESERVED
0x0D寄存器 0DhXOR_EN[4:0]CRC_ENRESERVEDDATA_FORMAT
SAVG_MODE[3:0]MAVG_MODE[1:0]AVG_SYNCSAVG_EN
0x0F寄存器 0FhRESERVEDTEST_PATT_2_LSB[3:0]TEST_PATT_1_LSB[3:0]
TEST_PATT_1_LSB[3:0]TEST_RAMP_RSTRESERVEDTEST_PATT_MODE[1:0]TEST_PATT_EN_CHBTEST_PATT_EN_CHA
0x10寄存器 10hTEST_PATT_1_MSB[15:0]
TEST_PATT_1_MSB[15:0]
0x11寄存器 11hTEST_PATT_2_MSB[15:0]
TEST_PATT_2_MSB[15:0]
0x13寄存器 13hRESERVED
CSZ_CONVST_DELAY_DISRESERVED
0x14寄存器 14hRESERVED
RESERVEDDIS_INT_BUFFERINT_REF_MODE[1:0]
0x39寄存器 39hRESERVEDDIS_VCMOUTRESERVED
RESERVED

复杂的位访问类型经过编码可适应小型表单元。表 9-43 展示了适用于此部分中访问类型的代码。

表 8-8 寄存器组 1 访问类型代码
访问类型代码说明
读取类型
RR读取
写入类型
WW写入
复位或默认值
-n复位后的值或默认值

8.2.1 寄存器 08h（地址 = 0x08）[复位 = 0x0000]

返回到汇总表。

图 8-5 寄存器 08h
15141312111098
RESERVED
R/W-000000000000b
76543210
RESERVEDPDN_CH[1:0]RESERVEDPDN_CTL
R/W-000000000000bR/W-00bR/W-0bR/W-0b
表 8-9 寄存器 08h 字段说明
位字段类型复位说明
15:4RESERVEDR/W000000000000b保留。请勿更改默认复位值。
3:2PDN_CH[1:0]R/W00b模拟输入通道的断电控制。
  • 00b = 正常器件操作。
  • 01b = 通道 A 断电。
  • 10b = 通道 B 断电。
  • 11b = 两个通道都断电。
1RESERVEDR/W0b保留。请勿更改默认复位值。
0PDN_CTLR/W0b完全器件断电控制
  • 0b = 正常器件操作。
  • 1b = 完全器件断电控制。

8.2.2 寄存器 09h（地址 = 0x09）[复位 = 0x0000]

返回到汇总表。

图 8-6 寄存器 09h
15141312111098
RESERVEDLATENCY_MODERESERVED
R/W-00000bR/W-0bR/W-000b
76543210
RESERVEDNUM_DATA_LANES[2:0]RESERVEDDAISY_CLK
R/W-000bR/W-000bR/W-000bR/W-0b
表 8-10 寄存器 09h 字段说明
位字段类型复位说明
15:11RESERVEDR/W00000b保留。请勿更改默认复位值。
10LATENCY_MODER/W0b用于选择延时模式的控制。
  • 0b = 在采样 N 帧期间，对应于样本 N − 1 的数据在 CS 下降沿发出。
  • 1b = 低延时模式处于活动状态。在采样 N 帧期间，对应于样本 N 的数据在 CS 下降沿发出。CS 为高电平，直至 tCONV（最大值）。
9:7RESERVEDR/W000b保留。请勿更改默认复位值。
6:4NUM_DATA_LANES[2:0]R/W000b用于选择串行数据接口使用的通道数的控制。
  • 000b = D[3:2] 上的 ADC A 数据输出和 D[1:0] 上的 ADC B 数据输出。
  • 101b = D3 上的 ADC A 数据输出和 D1 上 ADC B 数据输出。D2 和 D0 为 HI-Z。
  • 110b = D3 上的 ADC A 和 ADC B 数据输出。D[2:0] 为 HI-Z。
3:1RESERVEDR/W000b保留。请勿更改默认复位值。
0DAISY_CLKR/W0b当多个器件以菊花链方式连接时，通过 D0（引脚 16）上的 SCLK（引脚 17）馈通的控制。
  • 0b = D0 根据数据接口配置输出数据。
  • 1b = D0 通过 SCLK 馈送。

8.2.3 寄存器 0Ah（地址 = 0x0A）[复位 = 0x0000]

返回到汇总表。

图 8-7 寄存器 0Ah
15141312111098
RESERVED
R/W-000000000000b
76543210
RESERVEDDIG_DELAY_ENDRIVE_STRENGTH[2:0]
R/W-000000000000bR/W-0bR/W-000b
表 8-11 寄存器 0Ah 字段说明
位字段类型复位说明
15:4RESERVEDR/W000000000000b保留。请勿更改默认复位值。
3DIG_DELAY_ENR/W0b控制输出缓冲器路径上的数字延迟。
  • 0b = 正常器件操作。
  • 1b = 启用输出缓冲器路径上的数字延迟。幅度由地址 0Bh 中的 DIG_DELAY_Dx 字段控制。
2:0DRIVE_STRENGTH[2:0]R/W000b控制去配置数字输出缓冲器的驱动强度。
  • 000b = 正常器件操作。
  • 101b = 0.5x 驱动强度。
  • 110b = 2x 驱动强度。
  • 111b = 1.5x 驱动强度。

8.2.4 寄存器 0Bh（地址 = 0x0B）[复位 = 0x0000]

返回到汇总表。

图 8-8 寄存器 0Bh
15141312111098
RESERVEDDIG_DELAY_D3[2:0]DIG_DELAY_D2[2:0]
R/W-0000bR/W-000bR/W-000b
76543210
DIG_DELAY_D2[2:0]DIG_DELAY_D1[2:0]DIG_DELAY_D0[2:0]
R/W-000bR/W-000bR/W-000b
表 8-12 寄存器 0Bh 字段说明
位字段类型复位说明
15:12RESERVEDR/W0000b保留。请勿更改默认复位值。
11:9DIG_DELAY_D3[2:0]R/W000bD3 上的可编程数字延迟。
  • 000b = 0ns 延迟。
  • 001b = 1ns 延迟。
  • 010b = 2ns 延迟。
  • 011b = 3ns 延迟。
  • 100b = 4ns 延迟。
  • 101b = 5ns 延迟。
8:6DIG_DELAY_D2[2:0]R/W000bD2 上的可编程数字延迟。
  • 000b = 0ns 延迟。
  • 001b = 1ns 延迟。
  • 010b = 2ns 延迟。
  • 011b = 3ns 延迟。
  • 100b = 4ns 延迟。
  • 101b = 5ns 延迟。
5:3DIG_DELAY_D1[2:0]R/W000bD1 上的可编程数字延迟。
  • 000b = 0ns 延迟。
  • 001b = 1ns 延迟。
  • 010b = 2ns 延迟。
  • 011b = 3ns 延迟。
  • 100b = 4ns 延迟。
  • 101b = 5ns 延迟。
2:0DIG_DELAY_D0[2:0]R/W000bD0 上的可编程数字延迟。
  • 000b = 0ns 延迟。
  • 001b = 1ns 延迟。
  • 010b = 2ns 延迟。
  • 011b = 3ns 延迟。
  • 100b = 4ns 延迟。
  • 101b = 5ns 延迟。

8.2.5 寄存器 0Ch（地址 = 0x0C）[复位 = 0x0000]

返回到汇总表。

图 8-9 寄存器 0Ch
15141312111098
RESERVEDPD_REF[1:0]
R/W-000000bR/W-00b
76543210
RESERVEDCLK_PWR[2:0]RESERVED
R/W-0bR/W-000bR/W-0000b
表 8-13 寄存器 0Ch 字段说明
位字段类型复位说明
15:10RESERVEDR/W000000b保留。请勿更改默认复位值。
9:8PD_REF[1:0]R/W00bADC 基准电压源选择。
  • 10b = 内部基准处于活动状态。
  • 11b = 内部基准处于非活动状态。通过使用 REFIO（引脚 9）强制使用外部基准。
7RESERVEDR/W0b保留。请勿更改默认复位值。
6:4CLK_PWR[2:0]R/W000b用于选择输入时钟的电源域的控制。
  • 000b = IOVDD 域。
  • 101b = VDD_1V8 域。
3:0RESERVEDR/W0000b保留。请勿更改默认复位值。

8.2.6 寄存器 0Dh（地址 = 0x0D）[复位 = 0x0000]

返回到汇总表。

图 8-10 寄存器 0Dh
15141312111098
XOR_EN[4:0]CRC_ENRESERVEDDATA_FORMAT
R/W-00000bR/W-0bR/W-0bR/W-0b
76543210
SAVG_MODE[3:0]MAVG_MODE[1:0]AVG_SYNCSAVG_EN
R/W-0000bR/W-00bR/W-0bR/W-0b
表 8-14 寄存器 0Dh 字段说明
位字段类型复位说明
15:11XOR_EN[4:0]R/W00000b控制对 ADC 转换结果启用 XOR 操作。
  • 00000b = XOR 操作处于非活动状态。
  • 01111b = 对 ADC 转换结果的按位 XOR 操作处于活动状态。
10CRC_ENR/W0b控制在数据接口上启用 CRC。
  • 0b = CRC 模块处于非活动状态。
  • 1b = CRC 模块处于活动状态。
9RESERVEDR/W0b保留。请勿更改默认复位值。
8DATA_FORMATR/W0b控制去选择 ADC 转换结果的数据格式。
  • 0b = 二进制补码格式。
  • 1b = 标准二进制格式。
7:4SAVG_MODE[3:0]R/W0000b控制在简单均值计算模式下要取平均值的样本数量。
  • 0000b = 2 个采样均值。
  • 0001b = 4 个采样均值。
  • 0010b = 8 个采样均值。
  • 0011b = 16 个采样均值。
  • 0100b = 32 个采样均值。
  • 0101b = 64 个采样均值。
  • 0110b = 128 个采样均值。
3:2MAVG_MODE[1:0]R/W00b控制在移动平均模式下要取平均值的样本数量。
  • 00b = 移动平均处于非活动状态。
  • 01b = 2 个移动采样均值。
  • 10b = 4 个移动采样均值。
  • 11b = 8 个移动采样均值。
1AVG_SYNCR/W0b内部均值滤波器的同步控制。
当从下一个周期开始求平均值时，写入 1b 以触发。
0SAVG_ENR/W0b控制启用采样平均。在SAVG_MODE中选择要平均的样本数。
  • 0b = 简单平均处于非活动状态。
  • 1b = 简单平均处于活动状态。

8.2.7 寄存器 0Fh（地址 = 0x0F）[复位 = 0x0000]

返回到汇总表。

图 8-11 寄存器 0Fh
15141312111098
RESERVEDTEST_PATT_2_LSB[3:0]TEST_PATT_1_LSB[3:0]
R/W-0bR/W-0000bR/W-0000b
76543210
TEST_PATT_1_LSB[3:0]TEST_RAMP_RSTRESERVEDTEST_PATT_MODE[1:0]TEST_PATT_EN_CHBTEST_PATT_EN_CHA
R/W-0000bR/W-0bR/W-00bR/W-00bR/W-0bR/W-0b
表 8-15 寄存器 0Fh 字段说明
位字段类型复位说明
15RESERVEDR/W0b保留。请勿更改默认复位值。
14:11TEST_PATT_2_LSB[3:0]R/W0000b对应于 ADC B 的 LSB 4 位测试模式。
10:7TEST_PATT_1_LSB[3:0]R/W0000b对应于 ADC A 的 LSB 4 位测试模式。
6TEST_RAMP_RSTR/W0b用于将斜坡模式复位为从 0 开始的控制。
当 TEST_PATT_MODE 设置为斜坡模式时，切换此寄存器位以复位斜坡模式。
5:4RESERVEDR/W00b保留。请勿更改默认复位值。
3:2TEST_PATT_MODE[1:0]R/W00b数据接口处的测试模式类型。
  • 00b = ADC 输出恒定模式，其中 ADC A 的测试模式在地址 0x10 中的 TEST_PATT_1_MSB 和地址 0x0F 中的 TEST_PATT_1_LSB 定义。ADC B 的测试模式在地址 0x11 中的 TEST_PATT_2_MSB 和地址 0x0F 中的 TEST_PATT_2_LSB 定义。
  • 01b = 斜坡模式。
  • 10b = 每次读取时切换 AAAA 和 5555 之间的交替模式。
1TEST_PATT_EN_CHBR/W0b用于启用 ADC B 的数字测试模式的控制。
  • 0b = 在数据接口上发出 ADC 转换结果。
  • 1b = 在数据接口上发出数字测试模式。
0TEST_PATT_EN_CHAR/W0b用于启用 ADC A 的数字测试模式的控制。
  • 0b = 在数据接口上发出 ADC 转换结果。
  • 1b = 在数据接口上发出数字测试模式。

8.2.8 寄存器 10h（地址 = 0x10）[复位 = 0x0000]

返回到汇总表。

图 8-12 寄存器 10h
15141312111098
TEST_PATT_1_MSB[15:0]
R/W-0000000000000000b
76543210
TEST_PATT_1_MSB[15:0]
R/W-0000000000000000b
表 8-16 寄存器 10h 字段说明
位字段类型复位说明
15:0TEST_PATT_1_MSB[15:0]R/W0000000000000000b对应于 ADC A 的 MSB 16 位测试模式。

8.2.9 寄存器 11h（地址 = 0x11）[复位 = 0x0000]

返回到汇总表。

图 8-13 寄存器 11h
15141312111098
TEST_PATT_2_MSB[15:0]
R/W-0000000000000000b
76543210
TEST_PATT_2_MSB[15:0]
R/W-0000000000000000b
表 8-17 寄存器 11h 字段说明
位字段类型复位说明
15:0TEST_PATT_2_MSB[15:0]R/W0000000000000000b对应于 ADC B 的 MSB 16 位测试模式。

8.2.10 寄存器 13h（地址 = 0x13）[复位 = 0x0000]

返回到汇总表。

图 8-14 寄存器 13h
15141312111098
RESERVED
R/W-00000000b
76543210
CSZ_CONVST_DELAY_DISRESERVED
R/W-0bR/W-0000000b
表 8-18 寄存器 13h 字段说明
位字段类型复位说明
15:8RESERVEDR/W00000000b保留。请勿更改默认复位值。
7CSZ_CONVST_DELAY_DISR/W0b用于禁用 CONVST 和 CS 下降沿之间的内部 5ns 延迟的控制。
  • 0b = 正常器件操作。
  • 1b = 禁用 CONVST 和 CS 之间的内部 5ns 延迟。td_CSCK 减少至 12ns，tht_CVCS 增加至 10ns。
6:0RESERVEDR/W0000000b保留。请勿更改默认复位值。

8.2.11 寄存器 14h（地址 = 0x14）[复位 = 0x0000]

返回到汇总表。

图 8-15 寄存器 14h
15141312111098
RESERVED
R/W-0000000000000b
76543210
RESERVEDDIS_INT_BUFFERINT_REF_MODE[1:0]
R/W-0000000000000bR/W-0bR/W-00b
表 8-19 寄存器 14h 字段说明
位字段类型复位说明
15:3RESERVEDR/W0000000000000b保留。请勿更改默认复位值。
2DIS_INT_BUFFERR/W0b用于禁用内部输入缓冲器并降低 AVDD 电流的控制。
  • 0b = 内部缓冲器处于活动状态。
  • 1b = 内部缓冲器处于非活动状态。在 5MSPS 时，AVDD 电流最多可减少 300uA。
1:0INT_REF_MODE[1:0]R/W00b在 AVDD 为 5V 时，用于选择内部基准电压的控制。
  • 00b = 4.096V 内部基准。
  • 01b = 2.5V 内部基准。
  • 11b = 3.3V 内部基准。

8.2.12 寄存器 39h（地址 = 0x39）[复位 = 0x0000]

返回到汇总表。

图 8-16 寄存器 39h
15141312111098
RESERVEDDIS_VCMOUTRESERVED
R/W-0bR/W-0bR/W-00000000000000b
76543210
RESERVED
R/W-00000000000000b
表 8-20 寄存器 39h 字段说明
位字段类型复位说明
15RESERVEDR/W0b保留。请勿更改默认复位值。
14DIS_VCMOUTR/W0b用于禁用 VCMOUT 的控制。
  • 0b = VCMOUT 处于活动状态。
  • 1b = VCMOUT 处于非活动状态。
13:0RESERVEDR/W00000000000000b保留。请勿更改默认复位值。