ZHCSX40B September   2024  – June 2025 ADC3668 , ADC3669

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息
    5. 6.5  电气特性 - 功耗
    6. 6.6  电气特性 - 直流规格
    7. 6.7  电气特性 - 交流规格 (ADC3668 - 250MSPS)
    8. 6.8  电气特性 - 交流规格 (ADC3669 - 500MSPS)
    9. 6.9  时序要求
    10. 6.10 典型特性，ADC3668
    11. 6.11 典型特性，ADC3669
  8. 7 参数测量信息
  9. 8 详细说明
    1. 8.1 概述
    2. 8.2 功能方框图
    3. 8.3 特性说明
      1. 8.3.1 模拟输入
        1. 8.3.1.1 奈奎斯特区域选择
        2. 8.3.1.2 模拟前端设计
      2. 8.3.2 采样时钟输入
      3. 8.3.3 多芯片同步
        1. 8.3.3.1 SYSREF 监测器
      4. 8.3.4 时间戳
      5. 8.3.5 超范围
      6. 8.3.6 外部电压基准
      7. 8.3.7 数字增益
      8. 8.3.8 抽取滤波器
        1. 8.3.8.1 不同的抽取率
        2. 8.3.8.2 抽取滤波器响应
        3. 8.3.8.3 抽取滤波器配置
        4. 8.3.8.4 数控振荡器 (NCO)
      9. 8.3.9 数字接口
        1. 8.3.9.1 并行 LVDS (DDR)
        2. 8.3.9.2 具有抽取功能的串行 LVDS (SLVDS)
          1. 8.3.9.2.1 SLVDS - 状态位插入
        3. 8.3.9.3 输出数据格式
        4. 8.3.9.4 32 位输出分辨率
        5. 8.3.9.5 输出扰频器
        6. 8.3.9.6 输出 MUX
        7. 8.3.9.7 测试图形
    4. 8.4 器件功能模式
      1. 8.4.1 低延迟模式
      2. 8.4.2 数字通道平均
      3. 8.4.3 断电模式
    5. 8.5 编程
      1. 8.5.1 GPIO 编程
      2. 8.5.2 寄存器写入
      3. 8.5.3 寄存器读取
      4. 8.5.4 器件编程
      5. 8.5.5 寄存器映射
      6. 8.5.6 寄存器详细说明
  10. 9 应用和实施
    1. 9.1 应用信息
    2. 9.2 典型应用
      1. 9.2.1 宽带频谱分析仪
      2. 9.2.2 设计要求
        1. 9.2.2.1 输入信号路径
        2. 9.2.2.2 时钟
      3. 9.2.3 详细设计过程
        1. 9.2.3.1 采样时钟
      4. 9.2.4 应用性能曲线图
      5. 9.2.5 初始化设置
    3. 9.3 电源相关建议
    4. 9.4 布局
      1. 9.4.1 布局指南
      2. 9.4.2 布局示例
  11. 10器件和文档支持
    1. 10.1 文档支持
      1. 10.1.1 第三方产品免责声明
    2. 10.2 接收文档更新通知
    3. 10.3 支持资源
    4. 10.4 商标
    5. 10.5 静电放电警告
    6. 10.6 术语表
  12. 11修订历史记录
  13. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

11 修订历史记录

Date Letter Revision History Changes Intro HTMLA (January 2025)to RevisionB (June 2025)

  • 在引脚功能 里，已将 SCLK 和 SDIO 引脚的上拉配置，从“上拉至 DGND”更新为“上拉至 DVDD18”Go
  • 将时钟输入 (CLKP/M) 部分中的最小采样率从 125MSPS 更改为 100MSPSGo
  • 在图 8-2中使用更详细的模型，更新了内部等效输入电路Go
  • 在上电序列的步骤 4 中添加了 GPIO 引脚分配，并添加了断电序列Go

Date Letter Revision History Changes Intro HTML* (September 2024)to RevisionA (January 2025)

  • 将 ADC3668 从“产品预发布”更改为“量产”Go
  • 在引脚功能中将引脚 SCLK 和 SDIO 从下拉更改为上拉Go
  • 更新了 ADC3668/69 的最大电流限值Go
  • 在直流规格中向最小 VID 添加了 0.5VppGo
  • 在交流规格中添加了最小 HD2 值 (ADC36698 - 250MSPS)Go
  • 在交流规格中添加了最小 HD3 值 (ADC3668 - 250MSPS)Go
  • 更改了交流规格 (ADC3669 - 500MSPS) 中的 ENOB 值Go
  • 在交流规格中添加了最小 HD2 值 (ADC3669 - 500MSPS)Go
  • 在交流规格中添加了最小 HD3 值 (ADC3669 - 500MSPS)Go
  • 为模拟输入添加了对输入电压范围的说明Go
  • 更改了“并行 LVDS (DDR)”部分Go
  • 新增了“SLVDS – 状态位插入”主题Go
  • 添加了“输出扰频器”主题Go
  • 更改了 表 8-30 中的 LVDS 反转通道映射Go