ZHCSCD9C April   2014  – August 2014 ADC16DX370

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用范围
  3. 3 说明
  4. 4 修订历史记录
  5. 5 Pin Configuration and Functions
  6. 6 Specifications
    1. 6.1  Absolute Maximum Ratings
    2. 6.2  Handling Ratings
    3. 6.3  Recommended Operating Conditions
    4. 6.4  Thermal Information
    5. 6.5  Converter Performance Characteristics
    6. 6.6  Power Supply Electrical Characteristics
    7. 6.7  Analog Interface Electrical Characteristics
    8. 6.8  CLKIN, SYSREF, SYNCb Interface Electrical Characteristics
    9. 6.9  Serial Data Output Interface Electrical Characteristics
    10. 6.10 Digital Input Electrical Interface Characteristics
    11. 6.11 Timing Requirements
    12. 6.12 Typical Characteristics
  7. 7 Parameter Measurement Information
    1. 7.1 Over-Range Functional Characteristics
    2. 7.2 Input Clock Divider and Clock Phase Adjustment Functional Characteristics
    3. 7.3 JESD204B Interface Functional Characteristics
  8. 8 Detailed Description
    1. 8.1 Overview
    2. 8.2 Functional Block Diagram
    3. 8.3 Feature Description
      1. 8.3.1  Amplitude and Phase Imbalance Correction of Differential Analog Input
      2. 8.3.2  DC Offset Correction
      3. 8.3.3  Over-Range Detection
      4. 8.3.4  Input Clock Divider
      5. 8.3.5  SYSREF Offset Feature and Detection Gate
      6. 8.3.6  Sampling Instant Phase Adjustment
      7. 8.3.7  Serial Differential Output Drivers
        1. 8.3.7.1 De-Emphasis Equalization
      8. 8.3.8  ADC Core Calibration
      9. 8.3.9  Data Format
      10. 8.3.10 JESD204B Supported Features
      11. 8.3.11 Transport Layer Configuration
        1. 8.3.11.1 Lane Configuration
        2. 8.3.11.2 Frame Format
        3. 8.3.11.3 ILA Information
      12. 8.3.12 Test Pattern Sequences
      13. 8.3.13 JESD204B Link Initialization
      14. 8.3.14 SPI
    4. 8.4 Device Functional Modes
      1. 8.4.1 Power-Down and Sleep Modes
    5. 8.5 Register Map
      1. 8.5.1 Register Descriptions
  9. 9 Application and Implementation
    1. 9.1 Application Information
      1. 9.1.1 Analog Input Considerations
        1. 9.1.1.1 Differential Analog Inputs and Full Scale Range
        2. 9.1.1.2 Analog Input Network Model
        3. 9.1.1.3 Input Bandwidth
        4. 9.1.1.4 Driving the Analog Input
        5. 9.1.1.5 Clipping and Over-Range
      2. 9.1.2 CLKIN, SYSREF, and SYNCb Input Considerations
        1. 9.1.2.1 Driving the CLKIN+ and CLKIN- Input
        2. 9.1.2.2 Clock Noise and Edge Rate
        3. 9.1.2.3 Driving the SYSREF Input
        4. 9.1.2.4 SYSREF Signaling
        5. 9.1.2.5 SYSREF Timing
        6. 9.1.2.6 Effectively Using the SYSREF Offset and Detection Gate Features
        7. 9.1.2.7 Driving the SYNCb Input
      3. 9.1.3 Output Serial Interface Considerations
        1. 9.1.3.1 Output Serial-Lane Interface
        2. 9.1.3.2 Voltage Swing and De-Emphasis Optimization
        3. 9.1.3.3 Minimizing EMI
      4. 9.1.4 JESD204B System Considerations
        1. 9.1.4.1 Frame and LMFC Clock Alignment Procedure
        2. 9.1.4.2 Link Interruption
        3. 9.1.4.3 Synchronization Requests and SYNCb Alignment in Multi-Device Systems
        4. 9.1.4.4 Clock Configuration Examples
        5. 9.1.4.5 Configuring the JESD204B Receiver
      5. 9.1.5 SPI
    2. 9.2 Typical Application
      1. 9.2.1 High-IF Sampling Receiver
        1. 9.2.1.1 Design Requirements
        2. 9.2.1.2 Design Procedure
        3. 9.2.1.3 Application Curve
  10. 10Power Supply Recommendations
    1. 10.1 Power Supply Design
    2. 10.2 Decoupling
  11. 11Layout
    1. 11.1 Layout Guidelines
    2. 11.2 Layout Example
    3. 11.3 Thermal Considerations
  12. 12器件和文档支持
    1. 12.1 器件支持
      1. 12.1.1 技术规格定义
      2. 12.1.2 JESD204B 定义
    2. 12.2 商标
    3. 12.3 静电放电警告
    4. 12.4 Glossary
  13. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

12 器件和文档支持

12.1 器件支持

12.1.1 技术规格定义

    3dB 带宽 是频率的测量值，在这一频率上，相对于施加在器件输入引脚上的差分电压信号，重建输出基频从其低频值偏离 3dB。
    孔径延迟 是时钟的上升边沿到获得或保持转换所需输入信号的时间延迟。
    孔径抖动（孔径不确定性） 是采样与采样之间的孔径延迟变化。
    时钟占空比 是一个周期内重复数字波形为高电平的时间与一个周期总时长的比。 这里的技术规格是指 ADC 时钟输入信号。
    共模电压 (VCM) 是施加在 ADC 差分输入两个端子上的共直流电压。
    共模抑制比 (CMRR) 是采样频谱内单音寄生信号的幅度（将 ADC 模拟输入视为峰值电压量）与同时出现在差分模拟输入（此输入作为生成寄生信号的共模信号）正负端子上正弦波的峰值电压摆幅的比。 通常情况下，CMRR 的单位为分贝 [dB]。
    串扰 是一个通道到其他通道的能量耦合。
    微分非线性 (DNL) 是到 1 个最低有效位 (LSB) 的理想步长尺寸的最大偏差测量值。
    增益变化 是转换器增益的预计标准偏差，此转换器进行部件或通道之间的施加电压到输出代码的转换。
    积分非线性 (INL) 是每个独立代码到最佳拟合直线偏差的测量值。 任意指定代码到这条直线的偏差是代码值中央的测量值。
    互调失真 (IMD) 是由于两个正弦频率同时被施加到 ADC 输入上所产生的额外频谱分量。 它将邻近输入音的最大互调乘积的功率量化，表示单位为 dBFS。(It quantifies the power of the largest intermodulation product adjacent to the input tones, expressed in dBFS.)
    最低有效位 (LSB) 是所有位中具有最小值或最低权重的位。 这个值为 VFS / 2n，在这里，VFS 是满量程输入电压，而 n 是单位为位的 ADC 分辨率。
    丢码 是那些没有出现在 ADC 输出上的输出代码。 额定情况下，ADC16DX370 器件无丢码。
    最高有效位 (MSB) 是具有最大值或最高权重的位。 它的值是满量程的一半。
    偏移误差 是两个输入电压之前的差额 (VIN+ - VIN-)，需要此差额引起代码 32767LSB 和 32768LSB 偏移二进制数据格式的转换。
    电源敏感度 是电源对噪声的敏感度的测量值。 在其技术规格内，电源经 100mV，500kHz 正弦波调制，在测量频谱中产生的寄生信号。 敏感度的表示方法相对于可能的满量程正弦波的功率 [dBFS] 。
    采样到并行输出 (S2PO) 延迟 是转换开始到并行采样数据在接收器的弹性缓冲器输出上可用时的帧时钟周期数量。 这个延迟的额定值在满足 JESD204B 1 子类要求的情况下是确定的。
    采样到串行输出 (S2SO) 延迟 是转换开始到针对此次采样的串行数据第一位出现在输出驱动器之上的帧时钟周期的数量。 这个延迟的额定值是不确定的。
    第二谐波失真（2ND HARM 或 HD2） 是输入信号的 2nd 谐波的功率与输入信号功率的比，单位 dB。 HD2 通常表示为相对于可能的满量程正弦波功率 [dBFS] 或相对于实际输入载波信号的功率 [dBc]。
    信噪比和失真 (SINAD) 是输入信号的功率与所有其他频谱分量（其中包括谐波分量，但不包括直流分量）的功率之间的比，单位 dB。 SINAD 通常表示为相对于可能的满量程正弦波功率 [dBFS] 或相对于实际输入载波信号的功率 [dBc] 。
    信噪比 (SNR) 是输入信号的功率与所有其他频谱分量（不包括谐波和直流分量）的功率之间的比，表示为 dB。 SNR 通常表示为相对于可能的满量程正弦波功率 [dBFS] 或相对于实际输入载波信号的功率 [dBc] 。
    SPUR 是峰值正弦信号的功率与输入信号功率的比，在这里，寄生信号是出现在输出频谱内，但未出现在输入内的任一信号，其中不包括第二和第三谐波失真。 SPUR 通常表示为相对于可能的满量程正弦波功率 [dBFS] 或相对于实际输入载波信号的功率 [dBc]。
    无寄生动态范围 (SFDR) 是输入信号功率与峰值寄生信号功率的比，单位 dB，在这里，寄生信号是出现在输出频谱中，但是未出现在输入中的任一信号。 SINAD 通常表示为相对于可能的满量程正弦波功率 [dBFS] 或相对于实际输入载波信号的功率 [dBc]。
    第三谐波失真（3RD HARM 或 HD3） 是输入信号的 3rd 谐波的功率与输入信号功率的比，单位 dB。 HD3 通常表示为相对于可能的满量程正弦波功率 [dBFS] 或相对于实际输入载波信号的功率 [dBc]。
    总谐波失真 (THD) 是头八个谐波（HD2 直到 HD9）的总功率与输入信号功率的比，单位 dB。 THD 通常表示为相对于可能的满量程正弦波功率 [dBFS]，或者相对于实际输入载波信号的功率 [dBc]。

12.1.2 JESD204B 定义

    器件时钟 是主时钟信号，器件必须从这个时钟信号中生成其本地帧和本地多帧时钟。 对于 ADC16DX370 器件，这是指 CLKIN 输入上的信号。
    帧 是一组连续的八位字节，可参考一个帧校准信号来确定每个八位字节的位置。
    帧时钟 是用来对帧进行排序，并且监控它们的校准情况的信号。 对于 ADC16DX370 器件，这个时钟在内部生成，并且不可从外部访问。
    链接（数据链接） 是一个组装部件，由两个器件和它们之间的互连数据电路组成，由长协议使能数据（从一个数据源传输到一个数据接收端）控制。 这条链路包括 ADC16DX370 器件（发射器），现场可编程门阵列 (FPGA) 或特定用途集成电路 (ASIC)（接收器），以及将它们连接在一起的硬件的多个部分。
    本地多帧时钟 (LMFC) 是用来对多帧进行排序，并监控它们校准情况的信号。 这个时钟在 ADC16DX370 内部生成自器件时钟，并且在器件的 JESD204B 链路中使用。
    多帧 是一组连续的帧，可参考一个多帧校准信号来确定每个帧的位置。
    八位字节 是一组八个邻近二进制位，作为到 8B/10B 编码器的输入，或 8B/10B 解码器的输出。
    换序 是输出数据随机选择，用来消除连续同一已发射符号的长字符串，并且在不改变信令速率的情况下，避免在信号频谱中出现频谱线。
    串行信道 是针对一个方向数据传输的差分信号对。
    SYSREF 是周期性的、单次、或断续周期信号，此信号用来在 JESD204B 1 子类兼容器件中校准本地多帧时钟的边界。 SYSREF 的源必须与器件时钟同步。

12.2 商标

All trademarks are the property of their respective owners.

12.3 静电放电警告

esds-image

ESD 可能会损坏该集成电路。德州仪器 (TI) 建议通过适当的预防措施处理所有集成电路。如果不遵守正确的处理措施和安装程序 , 可能会损坏集成电路。

ESD 的损坏小至导致微小的性能降级 , 大至整个器件故障。 精密的集成电路可能更容易受到损坏 , 这是因为非常细微的参数更改都可能会导致器件与其发布的规格不相符。

12.4 Glossary

SLYZ022 — TI Glossary.

This glossary lists and explains terms, acronyms, and definitions.