ZHCUBF1A October   2023  – December 2023

 

  1.   1
  2.   说明
  3.   开始使用
  4.   特性
  5.   应用
  6.   6
  7. 1评估模块概述
    1. 1.1 引言
    2. 1.2 套件内容
    3. 1.3 规格
    4. 1.4 器件信息
  8. 2硬件
    1. 2.1 设置
    2. 2.2 AC-MB 设置
      1. 2.2.1 音频串行接口设置
        1. 2.2.1.1 USB 模式
        2. 2.2.1.2 光学或辅助模拟音频输入
        3. 2.2.1.3 外部音频接口模式
      2. 2.2.2 AC-MB 电源
    3. 2.3 TAx5x42EVM-K 硬件设置
      1. 2.3.1 TAx5x42 EVM 输入硬件设置
        1. 2.3.1.1 线路输入
        2. 2.3.1.2 板载麦克风输入
      2. 2.3.2 TAx5x42 EVM 输出硬件设置
        1. 2.3.2.1 TAx5x42 模拟音频输出
      3. 2.3.3 多功能硬件配置
        1. 2.3.3.1 MD0 硬件配置
        2. 2.3.3.2 MD1和 MD2 硬件配置
        3. 2.3.3.3 MD3 硬件配置
        4. 2.3.3.4 MD4 和 MD5 硬件配置
        5. 2.3.3.5 MD6 (DIN/DOUT) 硬件配置
  9. 3软件
    1. 3.1 系统概述
    2. 3.2 配置示例
  10. 4硬件设计文件
    1. 4.1 原理图
    2. 4.2 PCB 布局
    3. 4.3 物料清单 (BOM)
      1. 4.3.1 TAC5242 EVM 物料清单
      2. 4.3.2 TAC5142 EVM 物料清单
      3. 4.3.3 TAA5242 EVM 物料清单
      4. 4.3.4 TAD5242 EVM 物料清单
      5. 4.3.5 TAD5142 EVM 物料清单
  11. 5其他信息
    1. 5.1 商标
  12. 6参考资料
  13. 7修订历史记录

2.3.3.4 MD4 和 MD5 硬件配置

MD4 和 MD5 设置为这些器件提供以下配置，如下表所示。

表 2-6 MD4-MD5 设置
MD4、MD5 TAC5242 TAC5142 TAA5242（纯 ADC 型号） TAD5242/TAD5142（纯 DAC 型号）
目标/控制器模式 目标/控制器模式 目标/控制器模式 目标/控制器模式
2'b00 ADC 差分（交流耦合，带 50mV CM 容差），DAC 差分 LO（最高性能） ADC 差分（交流耦合，带 50mV CM 容差），DAC 差分 LO（最高性能） ADC 差分（交流耦合，带 50mV CM 容差） DAC 差分 LO（最高性能）
2'b01 ADC 差分（交流/直流耦合，轨到轨 CM 容差)，DAC 差分（高驱动负载） ADC 差分（交流/直流耦合，轨到轨 CM 容差)，DAC 差分（高驱动负载） ADC 差分（交流/直流耦合，轨到轨 CM 容差） DAC 差分（高驱动负载）
2'b10 ADC SE、DAC SE LO ADC SE、DAC SE LO ADC SE DAC SE LO
2'b11 ADC SE，DAC 伪差分 HP ADC SE，DAC 伪差分 HP ADC 差分（低功耗模式，交流/直流耦合，轨到轨 CM 容差） DAC 伪差分 HP