ZHCADZ3A June   2021  – April 2024 DAC53001 , DAC53204W , DAC63204 , TPS7A57 , TPS7A94

 

  1.   1
  2.   设计目标
  3.   设计说明
  4.   设计说明
  5.   设计仿真
    1.     瞬态仿真结果
  6.   寄存器设置
  7.   伪代码示例
  8.   设计中采用的器件
  9.   设计参考资料

伪代码示例

下面所示为将初始寄存器值编程到 DAC53204 的 NVM 的伪代码序列。此处给出的值基于在设计注意事项中所做的设计选择。

伪代码示例

//SYNTAX: WRITE <REGISTER NAME (Hex code)>, <MSB DATA>, <LSB DATA>  
//Power-up voltage output on all channels, enables internal reference
WRITE COMMON-CONFIG(0x1F), 0x12, 0x49 
//Configure GPI for Margin-High, Low function
WRITE GPIO-CONFIG(0x24), 0x01, 0xF5 
//Write DAC margin high code (repeat for all channels)
WRITE DAC-0-MARGIN-HIGH(0x01), 0xA6, 0x80
//Write DAC margin low code (repeat for all channels)
WRITE DAC-0-MARGIN-LOW(0x02), 0x02, 0xC0
//Save settings to NVM
WRITE COMMON-TRIGGER(0x20), 0x00, 0x02