ZHCACH4 march 2023 AM62A3 , AM62A3-Q1 , AM62A7 , AM62A7-Q1
AM62Ax DDR 电路板设计和布局布线指南 旨在为所有设计人员简化 LPDDR4 系统的实现,并从要求中捕获一组布局和布线指南,使设计人员能够针对 TI 支持的拓扑成功实施稳健的设计。TI 仅支持遵循本文档中的指南并使用 LPDDR4 存储器的电路板设计。
LPDDR4 布线上的 LPDDR4 目标阻抗为 40Ω(单端)和 80Ω(差分)。
对于传播延迟,LPDDR4 需要考虑的延迟是与电路板上布线相关的延迟。无需考虑任何封装级传播延迟。
对于 LPDDR4 SDRAM 计数、通道宽度、通道数、芯片数量、列数,请参阅 DDR 电路板设计指南。