ZHCAC48 February   2023 TLC6C5748-Q1

 

  1.   摘要
  2.   商标
  3. 1引言
  4. 2低 EMI 的设计注意事项
    1. 2.1 设计注意事项概述
    2. 2.2 详细的注意事项
      1. 2.2.1 顶层架构
      2. 2.2.2 高频信号
        1. 2.2.2.1  原始设置
        2. 2.2.2.2  3.3V I/O 电压，而非 5V
        3. 2.2.2.3  为具有展频的 GSCLK 使用独立 OSC
        4. 2.2.2.4  不在 GSCLK 上使用缓冲器
        5. 2.2.2.5  在 GSCLK 上使用缓冲器
        6. 2.2.2.6  降低信号频率
        7. 2.2.2.7  放置和 PCB 布局
        8. 2.2.2.8  ESD 增强
        9. 2.2.2.9  演示和测试结果
        10. 2.2.2.10 基准测试结果
  5. 3总结
  6. 4参考文献

2.2.2.2 3.3V I/O 电压，而非 5V

尽管 TLC6C5748-Q1 与接口（LAT、SIN、SCLK、GSCLK）上的 3.3V 或 5V I/O 电压兼容，但 3.3V I/O 电压会导致整个频率范围内的能量较低。图 2-4 展示了 3.3V I/O 测试结果。

GUID-2E6DC2F7-31CD-435B-9442-B5958D76C049-low.jpg 图 2-4 使用 3.3V IO 电压设置（垂直方向）从 45MHz 到 439MHz 的测试结果