ZHCAB92A October   2020  – July 2021 AM2431 , AM2432 , AM2434 , AM6411 , AM6412 , AM6421 , AM6441 , AM6442

 

  1.   商标
  2. 1概述
    1. 1.1 支持的电路板设计
    2. 1.2 通用电路板布局指南
    3. 1.3 PCB 堆叠
    4. 1.4 旁路电容器
      1. 1.4.1 大容量旁路电容器
      2. 1.4.2 高速旁路电容器
      3. 1.4.3 返回电流旁路电容器
    5. 1.5 速度补偿
  3. 2DDR4 电路板设计和布局指南
    1. 2.1  DDR4 简介
    2. 2.2  支持的 DDR4 器件实现
    3. 2.3  DDR4 接口原理图
      1. 2.3.1 采用 16 位 SDRAM 器件的 DDR4 实现
      2. 2.3.2 采用 8 位 SDRAM 器件的 DDR4 实现
    4. 2.4  兼容的 JEDEC DDR4 器件
    5. 2.5  放置
    6. 2.6  DDR4 禁止区域
    7. 2.7  VPP
    8. 2.8  网类别
    9. 2.9  DDR4 信号终端
    10. 2.10 VREF 布线
    11. 2.11 VTT
    12. 2.12 POD 互连
    13. 2.13 CK 和 ADDR_CTRL 拓扑与布线指南
    14. 2.14 数据组拓扑与布线指南
    15. 2.15 CK 和 ADDR_CTRL 布线规格
      1. 2.15.1 CACLM - 时钟地址控制最大曼哈顿距离
      2. 2.15.2 CK 和 ADDR_CTRL 布线限值
    16. 2.16 数据组布线规格
      1. 2.16.1 DQLM - DQ 最大曼哈顿距离
      2. 2.16.2 数据组布线限值
    17. 2.17 位交换
      1. 2.17.1 数据位交换
      2. 2.17.2 地址和控制位交换
  4. 3LPDDR4 电路板设计和布局指南
    1. 3.1  LPDDR4 简介
    2. 3.2  支持的 LPDDR4 器件实现
    3. 3.3  LPDDR4 接口原理图
    4. 3.4  兼容的 JEDEC LPDDR4 器件
    5. 3.5  放置
    6. 3.6  LPDDR4 禁止区域
    7. 3.7  网类别
    8. 3.8  LPDDR4 信号终端
    9. 3.9  LPDDR4 VREF 布线
    10. 3.10 LPDDR4 VTT
    11. 3.11 CK 和 ADDR_CTRL 拓扑
    12. 3.12 数据组拓扑
    13. 3.13 CK 和 ADDR_CTRL 布线规格
    14. 3.14 数据组布线规格
    15. 3.15 通道、字节和位交换
  5. 4修订历史记录

1.3 PCB 堆叠

DDR 接口布线最少为六层堆叠。不过，这只能在所含布线空间具有较大禁止区域的电路板上完成。如果出现以下情况，则需要使用额外的层：

  • DDR 接口的 PCB 布局区域受到限制，从而限制了可用于传播信号的区域以最大限度地减少串扰。
  • 其他电路必须存在于同一区域中，但位于与 DDR 布线隔开的层上。
  • 需要额外的平面层来增强电源布线或改善 EMI 屏蔽效果。

相对密集的电路板设计需要 10 层或以上才能正确实现 DDR 布线，从而满足所有规则。

频率成分最高的 DDR 信号（例如数据或时钟）必须在实心 VSS 参考平面附近布线。频率成分较低的信号（例如地址）可以在实心 VSS 或实心 VDDS_DDR 参考平面附近布线。如果使用 VDDS_DDR 参考平面，则必须在每条布线两端附近实现旁路电容器，以便为这些布线提供低电感交流接地路径。类似地，当 DDR 布线区域中存在多个 VSS 参考平面时，必须在特定位置实现拼接过孔，从而使过孔在拼接过孔附近将信号传输至不同的 VSS 参考平面。这是维持低电感返回电流路径所必需的。

强烈建议将所有 DDR 信号作为带状线进行布线。某些 PCB 堆叠在两个相邻的层上实现了信号布线。只有这些层上的布线是垂直的并且不支持电路板侧耦合，这才可接受。如果与相邻层上的另一条迹线平行布线，则会发生严重串扰，即使距离很短也会如此。另外，只有实现非对称带状线布线时，即相邻布线层之间的距离超过相邻参考平面上迹线距离的 3 倍时，才可以在两个相邻层上实现 DDR 信号布线。

表 1-1 PCB 堆叠规格
数量 参数 最小值 典型值 最大值 单位
PS1 PCB 布线加平面层 6
PS2 信号布线层 3
PS3 DDR 布线区域下的完整 VSS 参考层 (1) 1
PS4 DDR 布线区域下的完整 VDDS_DDR 电源参考层 (1) 1
PS5 DDR 布线区域内允许的参考平面切口数 (2) 0
PS6 DDR 布线层和参考平面之间的层数 (3) 0
PS7 PCB 布线特征尺寸 4 Mils
PS8 PCB 迹线宽度 (w) 4 Mils
PS9 单端阻抗

40

 Ω

PS10

 差分阻抗

80

 Ω
PS11 阻抗控制 (4) Z-10% Z Z+10% Ω
(1) 接地参考层优于电源参考层。返回信号过孔需要靠近转换层。使用电源参考层时，请添加旁路电容器来适应迹线开关布线层时的参考层返回电流。
(2) 在 DDR 布线区域内，任何迹线都不应与参考平面切口交叉。穿过参考平面切口的高速信号迹线会产生很大的返回电流路径，这会导致过多的串扰和 EMI 辐射。请注意过孔反焊盘引起的参考平面空隙，因为它们也会导致返回电流路径的不连续性。
(3) 参考平面应与信号层直接相邻，以最大限度地减小返回电流回路尺寸。
(4) Z 是为 PCB 选择的标称单端阻抗，由 PS9 和 PS10 指定。