ZHCAAK9A November   2018  – August 2021 AFE7684 , AFE7685 , AFE7686

 

  1.   商标
  2. 1引言
    1. 1.1 AFE76xx 系列器件
  3. 2TSW4086 参考设计
    1. 2.1 TSW4086 EVM 设置
    2. 2.2 TSW4086 编程
  4. 3小型蜂窝和中继器的系统配置
    1. 3.1 示例用例
    2. 3.2 示例用例的系统方框图
  5. 4AFE76xx 配置或用例
    1. 4.1 4G 用例的配置选项
      1. 4.1.1 时钟和采样率
      2. 4.1.2 数字数据路径和 JESD 模式
    2. 4.2 5G 用例的配置选项
      1. 4.2.1 时钟和采样率
      2. 4.2.2 数字数据路径和 JESD 模式
  6. 5用例的实现选择
    1. 5.1 2T2R2FB 窄带用例
    2. 5.2 2T4R 窄带用例
    3. 5.3 2T2R 窄带用例
    4. 5.4 2T2FB 窄带用例
    5. 5.5 5G 光中继器用例（采用 1/2 FB TDD 模式的 2T2R）
    6. 5.6 5G 射频中继器用例 (2T2R 1/2 FB)
  7. 6测试结果
    1. 6.1 窄带配置的测试结果
    2. 6.2 宽带配置的测试结果
  8. 7修订历史记录

5 用例的实现选择

AFE76xx 器件采用的 SERDES IP 支持以下用例：

  • TX 和 RX 路径之间的不同 SERDES 通道速率
  • 不同 ADC 内核中的 ADC 路径之间交替使用不同的 SERDES

无法为不同的数据路径匹配任意的 SERDES 通道速率。考虑到最高 SERDES 通道速率与另一个 SERDES 通道速率之间的比率，可选择的余地很小，只能在全速率、半速率和四分之一速率中进行选择。半速率模式意味着较慢 SERDES 通道速率是最快 SERDES 通道速率的一半。例如，在半速率模式下，10Gbps 的 TX SERDES 通道速率可以与 5Gbps 的 RX SERDES 通道速率配用。或者，ADC 路径 A 和 B 可以使用 10Gbps SERDES 通道速率，而 ADC 路径 C 和 D 可在半速率模式下以 5Gbps 运行。类似的逻辑可应用于全速率模式和四分之一速率模式。

如果任何 SERDES 通道速率使用全速率模式以外的速率模式，则这种情况被称为“异构 SERDES 用例”。“同构 SERDES 用例”则意味着所有 SERDES 通道速率都相同，说明只有全速率模式可同时用于上行链路和下行链路路径。平台设计人员在考虑电路板布局和 FPGA 特性时，需要从这两个用例中选择一个。