ZHCSGU9C June   2017  – November 2018 TPS2373

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     Device Images
      1.      简化原理图
  4. 4 修订历史记录
  5. 5 引脚配置和功能
    1.     引脚功能
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 额定值
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  7. 7 详细 说明
    1. 7.1 概述
    2. 7.2 功能框图
    3. 7.3 特性 说明
      1. 7.3.1  APD 辅助电源检测
      2. 7.3.2  PG 电源正常（转换器使能）引脚接口
      3. 7.3.3  CLSA 和 CLSB 分类
      4. 7.3.4  DEN 检测和使能
      5. 7.3.5  内部导通 MOSFET
      6. 7.3.6  TPH、TPL 和 BT PSE 类型指标
      7. 7.3.7  VC_IN、VC_OUT、UVLO_SEL 和高级 PWM 启动
      8. 7.3.8  AMPS_CTL、MPS_DUTY 和自动 MPS
      9. 7.3.9  VDD 电源电压
      10. 7.3.10 VSS
      11. 7.3.11 外露散热焊盘
    4. 7.4 器件功能模式
      1. 7.4.1  PoE 概述
      2. 7.4.2  阈值电压
      3. 7.4.3  PoE 启动顺序
      4. 7.4.4  检测
      5. 7.4.5  硬件分类
      6. 7.4.6  浪涌和启动
      7. 7.4.7  维持功率特征
      8. 7.4.8  高级启动和转换器运行
      9. 7.4.9  PD 热插拔运行
      10. 7.4.10 启动和电源管理，PG、TPH、TPL、BT
      11. 7.4.11 适配器 ORing
      12. 7.4.12 使用 DEN 禁用 PoE
      13. 7.4.13 ORing 挑战
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计要求
        1. 8.2.2.1  输入电桥和肖特基二极管
        2. 8.2.2.2  保护器件，D1
        3. 8.2.2.3  电容，C1
        4. 8.2.2.4  检测电阻，RDEN
        5. 8.2.2.5  分类电阻，RCLSA 和 RCLSB
        6. 8.2.2.6  APD 引脚分压器网络 RAPD1、RAPD2
        7. 8.2.2.7  用于 TPH、TPL 和 BT 的光隔离器
        8. 8.2.2.8  VC 输入和输出，CVCIN 和 CVCOUT
        9. 8.2.2.9  UVLO 选择，UVLO_SEL
        10. 8.2.2.10 自动 MPS 和 MPS 占空比，RMPS 和 RMPS_DUTY
        11. 8.2.2.11 内部电压基准，RREF
      3. 8.2.3 应用曲线
  9. 9 电源建议
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
    3. 10.3 EMI 遏制
    4. 10.4 散热注意事项和 OTSD
    5. 10.5 ESD
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  12. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RGW|20
散热焊盘机械数据 (封装 | 引脚)
订购信息

5 引脚配置和功能

RGW 封装
20 引脚 VQFN
俯视图
TPS2373 PINOUT_SLUSCD1.gif

引脚功能

引脚 I/O 说明
名称 编号
VDD 1 I 连接到正极 PoE 输入电源轨。通过 0.1µF 电容旁路至 VSS。
DEN 2 I/O 在 DEN 至 VDD 之间连接一个 24.9kΩ 电阻可提供 PoE 检测特征。在供电运行期间，将 DEN 拉至 VSS 可禁用导通 MOSFET。
CLSA 3 O 在 CLSA 至 VSS 之间连接一个电阻 可设定第一分类电流。
VSS 4、5 — 连接到源自 PoE 源的负电源导轨。
CLSB 6 O 在 CLSB 至 VSS 之间连接一个电阻 可设定第二分类电流。
REF 7 O 内部 1.5V 电压基准。在 REF 至 VSS 之间接精度为 1% 的 49.9kΩ 电阻。
AMPS_CTL 8 O 自动 MPS 控制。在 AMPS_CTL 至 VSS 之间连接一个具有合适额定功率（用于支持 MPS 电流）的电阻可设定 MPS 电流幅度。保持 AMPS_CTL 断开可禁用自动 MPS 功能。
MPS_DUTY 9 I MPS 占空比选择输入，以 VSS 为基准，在内部由精密电流源驱动（电压限制在大约 5.5V 以下）。一个连接到 VSS 的电阻将决定选择的 MPS 占空比是 5.4%（断开）、8.1%（大约 60.4kΩ）还是 12.5%（短接）。
APD 10 I 辅助电源检测输入。将值升高到比 RTN 高出 1.65V 可禁用导通 MOSFET、强制 TPH 处于有效状态（低电平）并强制 TPL 和 /BT 处于非活动状态（断开）。如果不使用 APD，应将其连接到 RTN。
RTN 11、12 — PoE 导通 MOSFET 的漏极。从负载到控制器的回路。
PG 13 O 电源正常状态输出。开漏输出，高电平有效（以RTN为基准）。
VC_OUT 14 O VC 输出。连接到 PWM 控制器的低电压电源引脚。在大多数应用中通过 1µF 电容 旁路至 RTN。如果 应用 需要使用 12V 适配器供电，则需要更大容值的电容。
VC_IN 15 I VC 输入。连接到辅助偏置电压源（通常源自转换器的电源变压器的辅助绕组）。通过 0.1µF 电容旁路至 RTN。
UVLO_SEL 16 I UVLO 选择，以 RTN 为基准，在内部上拉至 5.5V 内部电源轨。当所选 PWM 具有高于 7.25V 的下降 UVLO 时保持断开。如果 UVLO_SEL 处于 4.25V 和 7.25V 之间，应将其拉低。
TPL 17 O PSE 分配的功率输出，二进制编码。开漏输出，高电平有效（以RTN为基准）。如果通过 APD 输入检测到辅助电源适配器，则 TPL 变为断开状态并且 TPH 将拉低。
TPH 18 O
BT 19 O 表示已识别到应用 IEEE802.3bt（3 型或 4 型）相互识别方案的 PSE。以 RTN 为基准的漏极开路低电平有效输出。如果检测到辅助电源适配器，则 /BT 变为断开状态。
NC 20 — 无连接引脚。保持断开。
Pad — — 外露散热焊盘必须连接到 VSS。需要一个较大的填充面积来帮助散热。