ZHCSGU9C June   2017  – November 2018 TPS2373

PRODUCTION DATA.  

  1. 1 特性
  2. 2 应用
  3. 3 说明
    1.     Device Images
      1.      简化原理图
  4. 4 修订历史记录
  5. 5 引脚配置和功能
    1.     引脚功能
  6. 6 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 额定值
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 典型特性
  7. 7 详细 说明
    1. 7.1 概述
    2. 7.2 功能框图
    3. 7.3 特性 说明
      1. 7.3.1  APD 辅助电源检测
      2. 7.3.2  PG 电源正常（转换器使能）引脚接口
      3. 7.3.3  CLSA 和 CLSB 分类
      4. 7.3.4  DEN 检测和使能
      5. 7.3.5  内部导通 MOSFET
      6. 7.3.6  TPH、TPL 和 BT PSE 类型指标
      7. 7.3.7  VC_IN、VC_OUT、UVLO_SEL 和高级 PWM 启动
      8. 7.3.8  AMPS_CTL、MPS_DUTY 和自动 MPS
      9. 7.3.9  VDD 电源电压
      10. 7.3.10 VSS
      11. 7.3.11 外露散热焊盘
    4. 7.4 器件功能模式
      1. 7.4.1  PoE 概述
      2. 7.4.2  阈值电压
      3. 7.4.3  PoE 启动顺序
      4. 7.4.4  检测
      5. 7.4.5  硬件分类
      6. 7.4.6  浪涌和启动
      7. 7.4.7  维持功率特征
      8. 7.4.8  高级启动和转换器运行
      9. 7.4.9  PD 热插拔运行
      10. 7.4.10 启动和电源管理，PG、TPH、TPL、BT
      11. 7.4.11 适配器 ORing
      12. 7.4.12 使用 DEN 禁用 PoE
      13. 7.4.13 ORing 挑战
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计要求
        1. 8.2.2.1  输入电桥和肖特基二极管
        2. 8.2.2.2  保护器件，D1
        3. 8.2.2.3  电容，C1
        4. 8.2.2.4  检测电阻，RDEN
        5. 8.2.2.5  分类电阻，RCLSA 和 RCLSB
        6. 8.2.2.6  APD 引脚分压器网络 RAPD1、RAPD2
        7. 8.2.2.7  用于 TPH、TPL 和 BT 的光隔离器
        8. 8.2.2.8  VC 输入和输出，CVCIN 和 CVCOUT
        9. 8.2.2.9  UVLO 选择，UVLO_SEL
        10. 8.2.2.10 自动 MPS 和 MPS 占空比，RMPS 和 RMPS_DUTY
        11. 8.2.2.11 内部电压基准，RREF
      3. 8.2.3 应用曲线
  9. 9 电源建议
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
    3. 10.3 EMI 遏制
    4. 10.4 散热注意事项和 OTSD
    5. 10.5 ESD
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 社区资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  12. 12机械、封装和可订购信息

封装选项

请参考 PDF 数据表获取器件具体的封装图。

机械数据 (封装 | 引脚)
  • RGW|20
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.4.8 高级启动和转换器运行

在 PSE 向 PD 提供完整电压之前，内部 PoE UVLO（欠压闭锁）电路会使热插拔开关保持关闭。这样可以防止下游转换器电路在检测和分类期间加载 PoE 输入。在 PD 断电期间，转换器电路将使 CBULK 放电。因此，在刚向 PD 施加完整电压后，V(VDD-RTN) 将呈现较低的电压（如Figure 24 所示）。PSE 一旦决定为 PD 供电，就会将 PI 电压驱动到工作范围内。当 VVDD 上升至高于 UVLO 导通阈值（VUVLO_R，约为 38V）且 RTN 为高电平时， TPS2373-3 和 TPS2373-4 将使热插拔 MOSFET 进入浪涌电流限制状态（ TPS2373-3 约为 200mA， TPS2373-4 约为 335mA，如Figure 26 所示）。PG 引脚将处于低电平状态，同时，CBULK 会充电，而 VRTN 从 VVDD 下降至接近 VVSS。在该过程中，VC_OUT 输出也将关闭，不会向 PWM 控制器提供低电源电压，以免在 VVDD 和 VRTN 之间增加负载（这可能会阻止成功启动 PD 以及后续成功启动转换器）。一旦浪涌电流下降至浪涌电流限值下方大约 10%，PD 电流限值就会切换到运行电平（ TPS2373-3 大约为 1.85A， TPS2373-4 大约为 2.2A）。

此外，如Figure 26 所示，一旦浪涌持续时间也已经超过约 81.5ms，PG 输出将变为高阻抗，且 PWM 控制器启动源将开启，从而为 CVC_OUT（VC_OUT 电容器）充电并允许下游转换器电路启动。 如Figure 27 所示，转换器软启动功能会在开始切换之前引入一个额外的轻微延迟。请注意，启动源电流能力足以在转换器软启动期间完全维持 VVC_OUT，而无需任何大型 CVC_OUT 电容。一旦 VVC_IN 上升到高于 VVCIN_ON（约为 8.5V），这意味着直流/直流转换器已经升高了输出电压，VC_IN 引脚便会从内部连接到 VC_OUT 引脚。随后会将启动电流源关闭约 24ms (tTPLHBT)，从而完成启动。 TPH、TPL 和 BT 输出将在 tTPLHBT 时间内启用（在 VVC_IN 上升到高于 VVCIN_ON之后）。如果在转换器启动期间存在阻止 VVC_IN 上升的故障情况（例如，下游转换器输出端出现短路），则会加入一段 tSTUP_OUT（约 50ms）的超时时间（在此时间结束时将关闭启动源并打开 VC 开关），直到 VVC_OUT 下降至低于 VVCO_UV 以便启动新的启动周期。

VC_OUT UVLO 下降阈值 (VVCO_UV) 需要低于 PWM 控制器的最小 UVLO 下降阈值，从而确保每当 TPS2373 启动一个新的启动周期时，PWM 控制器均已达到复位状态并将会启动一个新的软启动序列。通过 UVLO_SEL 输入端可以在 6.9V 和 3.9V 的标称范围内选择 VVCO_UV 的值以适应各种 PWM 控制器。

TPS2373 Power_Up_and_Start_SLUSCD1.gifFigure 26. 加电和启动
TPS2373 Startup_Timing_SLUSCD1.gifFigure 27. 加电和启动

如果 VVDD-VVSS 下降至低于 PoE UVLO 下限（VUVLO_F，约为 32V），则会关闭热插拔开关，但 PG 输出会保持高阻抗，允许转换器继续运行，直到 VVC_OUT 下降至低于 PWM 控制器的 UVLO 阈值为止。请参阅 VC 输入和输出，CVCIN 和 CVCOUT 以了解有关如何处理 PoE 关断情况的一般指导。