ZHCSCZ8E October   2014  – September 2021 TMP102-Q1

PRODUCTION DATA  

  1. 1 特性
  2. 2 应用
  3. 3 说明
  4. 4 修订历史记录
  5. 5 引脚配置和功能
  6. 6 规格
    1. 6.1 绝对最大额定值 (1)
    2. 6.2 ESD 等级
    3. 6.3 建议运行条件
    4. 6.4 热性能信息
    5. 6.5 电气特性
    6. 6.6 时序要求
    7. 6.7 典型特性
  7. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  数字温度输出
      2. 7.3.2  串行接口
      3. 7.3.3  总线概述
      4. 7.3.4  串行总线地址
      5. 7.3.5  写入和读取操作
      6. 7.3.6  从模式操作
        1. 7.3.6.1 从接收器模式
        2. 7.3.6.2 从发射器模式
      7. 7.3.7  SMBus 警报功能
      8. 7.3.8  常规调用
      9. 7.3.9  高速 (Hs) 模式
      10. 7.3.10 超时功能
      11. 7.3.11 时序图
      12. 7.3.12 双线制时序图
    4. 7.4 器件功能模式
      1. 7.4.1 连续转换模式
      2. 7.4.2 扩展模式 (EM)
      3. 7.4.3 关断模式 (SD)
      4. 7.4.4 单稳态转换就绪模式 (OS)
      5. 7.4.5 恒温模式 (TM)
        1. 7.4.5.1 比较器模式 (TM = 0)
        2. 7.4.5.2 中断模式 (TM = 1)
    5. 7.5 编程
      1. 7.5.1 指针寄存器
      2. 7.5.2 温度寄存器
      3. 7.5.3 配置寄存器
        1. 7.5.3.1 关断模式 (SD)
        2. 7.5.3.2 恒温模式 (TM)
        3. 7.5.3.3 极性 (POL)
        4. 7.5.3.4 故障队列（F1 和 F0）
        5. 7.5.3.5 转换器分辨率（R1 和 R0）
        6. 7.5.3.6 单稳态模式 (OS)
        7. 7.5.3.7 扩展模式 (EM)
        8. 7.5.3.8 警报（AL 位）
        9. 7.5.3.9 转换率 (CR)
      4. 7.5.4 上限和下限寄存器
  8. 8 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计流程
      3. 8.2.3 应用曲线
  9. 9 电源相关建议
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 社区资源
    4. 11.4 商标
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

7.3.11 时序图

TMP102-Q1 器件采用两线制，与 SMBus 和 I2C 接口兼容。图 7-2、图 7-3、图 7-4 和图 7-5 列出了 TMP102-Q1 器件的各种操作。Topic Link Label6.6 表中定义了图 7-2的参数。总线定义如下：

    总线空闲SDA 和 SCL 线路都保持高电平。
    开始数据传输SCL 线路为高电平时，SDA 线路状态的变化（从高电平变为低电平）定义了启动条件。每个数据传送由一个启动条件启动。
    停止数据传输SCL 线路为高电平时，SDA 线路状态的变化（从低电平变为高电平）定义了停止条件。每一个被终止的数据传输带有一个重复的启动或者停止条件。
    数据传输在启动和停止条件之间传送的数据字节的数量没有限制，由主器件确定。TMP102-Q1 器件还可用于单字节更新。为了只更新 MS 字节，通过在总线上发布一个 START 或者 STOP 信息可终止通信。
    应答每个接收器件被寻址后，必须生成一个确认位。做出确认的器件必须在确认时钟脉冲期间下拉 SDA 线路，这样一来，在确认时钟脉冲的高电平期间，SDA 线路为稳定低电平。必须将建立和保持时间考虑在内。在主器件接收数据时，通过在从器件已发出的最后一个字节上生成一个不确认 (1)，主器件可发出数据传输终止信号。