ZHCSI64E February   2019  – August 2021 TLV9101 , TLV9102 , TLV9104

PRODUCTION DATA  

  1. 特性
  2. 应用
  3. 说明
  4. 修订历史记录
  5. 引脚配置和功能
  6. 规格
    1. 6.1 绝对最大额定值
    2. 6.2 ESD 额定值
    3. 6.3 建议运行条件
    4. 6.4 单通道器件的热性能信息
    5. 6.5 双通道器件的热性能信息
    6. 6.6 四通道器件的热性能信息
    7. 6.7 电气特性
    8. 6.8 典型特性
  7. 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 特性说明
      1. 7.3.1  EMI 抑制
      2. 7.3.2  反相保护
      3. 7.3.3  过热保护
      4. 7.3.4  容性负载和稳定性
      5. 7.3.5  共模电压范围
      6. 7.3.6  电气过载
      7. 7.3.7  过载恢复
      8. 7.3.8  典型规格与分布
      9. 7.3.9  带外露散热焊盘的封装
      10. 7.3.10 关断
    4. 7.4 器件功能模式
  8. 应用和实现
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 高电压精密比较器
        1. 8.2.1.1 设计要求
        2. 8.2.1.2 详细设计过程
        3. 8.2.1.3 应用曲线
  9. 电源相关建议
  10. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  11. 11器件和文档支持
    1. 11.1 器件支持
      1. 11.1.1 开发支持
        1. 11.1.1.1 TINA-TI(免费软件下载)
    2. 11.2 文档支持
      1. 11.2.1 相关文档
    3. 11.3 接收文档更新通知
    4. 11.4 支持资源
    5. 11.5 商标
    6. 11.6 Electrostatic Discharge Caution
    7. 11.7 术语表
  12. 12机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

引脚配置和功能

图 5-1 TLV9101 DBV 封装
5 引脚 SOT-23
顶视图
封装仅为预览。
图 5-2 TLV9101 DCK 和 DRL 封装 (A)
5 引脚 SC70 和 SOT-553
顶视图
表 5-1 引脚功能:TLV9101
引脚 I/O 说明
名称 DBV DCK 和 DRL
+IN 3 1 I 同相输入
–IN 4 3 I 反相输入
OUT 1 4 O 输出
V+ 5 5 正(最高)电源
V– 2 2 负(最低)电源
GUID-20200923-CA0I-FHFJ-MWVW-NKKCPKSQXHZR-low.gif图 5-3 TLV9101S DBV 封装
6 引脚 SOT-23
顶视图
表 5-2 引脚功能:TLV9101S
引脚 I/O 说明
名称 编号
IN+ 3 I 同相输入
IN– 4 I 反相输入
OUT 1 O 输出
SHDN 5 I 关断:低电平 = 放大器被启用;高电平 = 放大器被禁用。更多信息,请参阅Topic Link Label7.3.10
V+ 6 正(最高)电源
V– 2 负(最低)电源
图 5-4 TLV9102 D、DDF、DGK 和 PW 封装
8 引脚 SOIC、SOT-23、TSSOP 和 VSSOP
顶视图
将散热焊盘连接至 V–。更多信息,请参阅Topic Link Label7.3.9
图 5-5 TLV9102 DSG 封装 (A)
8 引脚 WSON(带有外露散热焊盘)
顶视图
表 5-3 引脚功能:TLV9102
引脚 I/O 说明
名称 编号
IN1+ 3 I 同相输入,通道 1
IN1– 2 I 反相输入,通道 1
IN2+ 5 I 同相输入,通道 2
IN2– 6 I 反相输入,通道 2
OUT1 1 O 输出,通道 1
OUT2 7 O 输出,通道 2
V+ 8 正(最高)电源
V– 4 负(最低)电源
GUID-20200923-CA0I-CZRZ-PLL2-RNNNTWJKQ9LL-low.gif图 5-6 TLV9102S DGS 封装
10 引脚 VSSOP
顶视图
GUID-20200923-CA0I-SVLD-BBNV-0CGFTWNFSL2P-low.gif图 5-7 TLV9102S RUG 封装
10 引脚 X2QFN
顶视图
表 5-4 引脚功能:TLV9102S
引脚 I/O 说明
名称 VSSOP X2QFN
IN1+ 3 10 I 同相输入,通道 1
IN1– 2 9 I 反相输入,通道 1
IN2+ 7 4 I 同相输入,通道 2
IN2– 8 5 I 反相输入,通道 2
OUT1 1 8 O 输出,通道 1
OUT2 9 6 O 输出,通道 2
SHDN1 5 2 I 关断,通道 1:低电平 = 放大器被启用;高电平 = 放大器被禁用。更多信息,请参阅Topic Link Label7.3.10
SHDN2 6 3 I 关断,通道 2:低电平 = 放大器被启用;高电平 = 放大器被禁用。更多信息,请参阅Topic Link Label7.3.10
V+ 10 7 正(最高)电源
V– 4 1 负(最低)电源
图 5-8 TLV9104 D 和 PW 封装
14 引脚 SOIC 和 TSSOP
顶视图
图 5-10 TLV9104 RUC 封装
14 引脚 WQFN(带有外露散热焊盘)
顶视图
将散热焊盘连接至 V–。更多信息,请参阅Topic Link Label7.3.9
图 5-9 TLV9104 RTE 封装 (A)
16 引脚 WQFN(带有外露散热焊盘)
顶视图
表 5-5 引脚功能:TLV9104
引脚 I/O 说明
名称 SOIC 和 TSSOP WQFN X2QFN
IN1+ 3 1 2 I 同相输入,通道 1
IN1– 2 16 1 I 反相输入,通道 1
IN2+ 5 3 4 I 同相输入,通道 2
IN2– 6 4 5 I 反相输入,通道 2
IN3+ 10 10 9 I 同相输入,通道 3
IN3– 9 9 8 I 反相输入,通道 3
IN4+ 12 12 11 I 同相输入,通道 4
IN4– 13 13 12 I 反相输入,通道 4
NC 6、7 不连接
OUT1 1 15 14 O 输出,通道 1
OUT2 7 5 6 O 输出,通道 2
OUT3 8 8 7 O 输出,通道 3
OUT4 14 14 13 O 输出,通道 4
V+ 4 2 3 正(最高)电源
V– 11 11 10 负(最低)电源
GUID-20200923-CA0I-TMPB-VDHW-J2ZFNKT9BLB7-low.gif
将散热焊盘连接至 V–。更多信息,请参阅Topic Link Label7.3.9
图 5-11 TLV9104S RTE 封装 (A)
16 引脚 WQFN(带有外露散热焊盘)
顶视图
表 5-6 引脚功能:TLV9104S
引脚 I/O 说明
名称 编号
IN1+ 1 I 同相输入,通道 1
IN1– 16 I 反相输入,通道 1
IN2+ 3 I 同相输入,通道 2
IN2– 4 I 反相输入,通道 2
IN3+ 10 I 同相输入,通道 3
IN3– 9 I 反相输入,通道 3
IN4+ 12 I 同相输入,通道 4
IN4– 13 I 反相输入,通道 4
OUT1 15 O 输出,通道 1
OUT2 5 O 输出,通道 2
OUT3 8 O 输出,通道 3
OUT4 14 O 输出,通道 4
SHDN12 6 I 关断,通道 1 和 2:低电平 = 放大器被启用;高电平 = 放大器被禁用。更多信息,请参阅Topic Link Label7.3.10
SHDN34 7 I 关断,通道 3 和 4:低电平 = 放大器被启用;高电平 = 放大器被禁用。更多信息,请参阅Topic Link Label7.3.10
V+ 2 正(最高)电源
V– 11 负(最低)电源