ZHCSU04 November   2023 DAC61401 , DAC81401

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 引脚配置和功能
  6. 5 规格
    1. 5.1  最大绝对额定值
    2. 5.2  ESD 等级
    3. 5.3  建议运行条件
    4. 5.4  热性能信息
    5. 5.5  电气特性
    6. 5.6  时序要求：写入，IOVDD：1.7 V 至 2.7 V
    7. 5.7  时序要求：写入，IOVDD：2.7V 至 5.5V
    8. 5.8  时序要求：读取和菊花链，FSDO = 0，IOVDD：1.7 V 至 2.7 V
    9. 5.9  时序要求：读取和菊花链，FSDO = 1，IOVDD：1.7 V 至 2.7 V
    10. 5.10 时序要求：读取和菊花链，FSDO = 0，IOVDD：2.7V 至 5.5V
    11. 5.11 时序要求：读取和菊花链，FSDO = 1，IOVDD：2.7V 至 5.5V
    12. 5.12 时序图
    13. 5.13 典型特性
  7. 6 详细说明
    1. 6.1 概述
    2. 6.2 功能方框图
    3. 6.3 特性说明
      1. 6.3.1 数模转换器 (DAC) 架构
      2. 6.3.2 R-2R 梯形 DAC
      3. 6.3.3 可编程增益输出缓冲器
      4. 6.3.4 感测引脚
      5. 6.3.5 DAC 寄存器结构
        1. 6.3.5.1 输出更新
        2. 6.3.5.2 软件清除
          1. 6.3.5.2.1 软件复位模式
      6. 6.3.6 内部基准
      7. 6.3.7 电源序列
        1. 6.3.7.1 上电复位 (POR)
      8. 6.3.8 过热警报
    4. 6.4 器件功能模式
      1. 6.4.1 省电模式
    5. 6.5 编程
      1. 6.5.1 独立操作
      2. 6.5.2 菊花链运行
      3. 6.5.3 帧错误校验
  8. 7 寄存器映射
    1. 7.1 寄存器
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
        1. 8.2.2.1 主要元件
        2. 8.2.2.2 补偿电容器
        3. 8.2.2.3 增益级
        4. 8.2.2.4 衰减和缓冲级
        5. 8.2.2.5 外部电源
        6. 8.2.2.6 保护设计
        7. 8.2.2.7 设计精度
      3. 8.2.3 应用曲线
    3. 8.3 初始化设置
    4. 8.4 电源相关建议
    5. 8.5 布局
      1. 8.5.1 布局指南
      2. 8.5.2 布局示例
  10. 9 器件和文档支持
    1. 9.1 接收文档更新通知
    2. 9.2 支持资源
    3. 9.3 商标
    4. 9.4 静电放电警告
    5. 9.5 术语表
  11. 10修订历史记录
  12. 11机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.5.3 帧错误校验

如果在嘈杂的环境中使用该器件，则可以通过错误检查来检查该器件和主机处理器之间 SPI 数据通信的完整性。可通过设置 SPICONFIG 寄存器中的 CRC-EN 位来启用此功能。

错误检查方案基于 CRC-8-ATM (HEC) 多项式：x8 + x2 + x + 1 (100000111)。启用错误检查后，串行接口访问周期宽度为 32 位。将正常的 24 位 SPI 数据馈送到器件之前，主机处理器会在该数据后附加一个 8 位 CRC 多项式。在所有串行接口读回操作中，CRC 多项式作为 32 位周期的一部分在 SDO 引脚上输出。

表 6-4 错误检查串行接口访问周期
位 字段 说明
31 R/W 将通信标识为地址寄存器的读或写命令。
R/W = 0 设置写入操作。
R/W = 1 设置读取操作。
30 CRC-ERROR 保留位。设置为零。
29:24 A[5:0] 寄存器地址。指定在读取或写入操作期间要访问的寄存器。
23:8 DI[15:0] 数据周期位。
如果是写入命令，则数据周期位是要写入地址为 A[5:0] 的寄存器的值。
如果是读取命令，则数据周期位为不用考虑值。
7:0 CRC 8 位 CRC 多项式。

该器件对 32 位访问周期进行解码，以计算 SYNC 上升沿上的 CRC 余数。如果不存在错误，则 CRC 余数为零，器件接受数据。

未通过 CRC 校验的写入操作会导致器件忽略数据。在写命令之后，可以发出第二个访问周期以确定 SDO 引脚上的错误检查结果（CRC-ERROR 位）。

如果存在 CRC 错误，则 STATUS 寄存器的 CRC-ALM 位设置为 1。通过设置 SPICONFIG 寄存器中的 CRCALM-EN 位，可以将 FAULT 引脚配置为监视 CRC 错误。

表 6-5 写入操作错误检查周期
位 字段 说明
31 R/W 来自上一访问周期的回波 R/W (R/W = 0)。
30 CRC-ERROR 当检测到 CRC 错误时返回 1，否则返回 0。
29:24 A[5:0] 来自上一访问周期的回波地址。
23:8 DO[15:0] 来自上一访问周期的回波数据。
7:0 CRC 计算出的位 31:8 的 CRC 值。

读取操作后必须跟随第二个访问周期，以便在 SDO 引脚上获取所请求的数据。读取命令的错误检查结果（CRC-ERROR 位）在 SDO 引脚上输出。

与未通过 CRC 校验的写入操作一样，STATUS 寄存器的 CRC-ALM 位设置为 1，如果配置了 CRC 警报，FAULT 引脚将设置为低电平。

表 6-6 读取操作错误检查周期
位 字段 说明
31 R/W 来自上一访问周期的回波 R/W (R/W = 1)。
30 CRC-ERROR 当检测到 CRC 错误时返回 1，否则返回 0。
29:24 A[5:0] 来自上一访问周期的回波地址。
23:8 DO[15:0] 上一访问周期中请求的回读数据。
7:0 CRC 计算出的位 31:8 的 CRC 值。