ZHCSU54 December   2023 BQ77307

PRODUCTION DATA  

  1.   1
  2. 1 特性
  3. 2 应用
  4. 3 说明
  5. 4 器件比较表
  6. 5 引脚配置和功能
  7. 6 规格
    1. 6.1  绝对最大额定值
    2. 6.2  ESD 等级
    3. 6.3  建议运行条件
    4. 6.4  热性能信息 BQ77307
    5. 6.5  电源电流
    6. 6.6  数字 I/O
    7. 6.7  REGOUT LDO
    8. 6.8  电压基准
    9. 6.9  电流检测器
    10. 6.10 热敏电阻上拉电阻
    11. 6.11 硬件过热检测器
    12. 6.12 内部振荡器
    13. 6.13 充电和放电 FET 驱动器
    14. 6.14 保护子系统
    15. 6.15 时序要求 - I2C 接口，100kHz 模式
    16. 6.16 时序要求 - I2C 接口，400kHz 模式
    17. 6.17 时序图
    18. 6.18 典型特性
  8. 7 详细说明
    1. 7.1 概述
    2. 7.2 功能方框图
    3. 7.3 器件配置
      1. 7.3.1 命令和子命令
      2. 7.3.2 使用 OTP 或寄存器进行配置
      3. 7.3.3 器件安全性
    4. 7.4 器件硬件特性
      1. 7.4.1  电压保护子系统
      2. 7.4.2  电流保护子系统
      3. 7.4.3  未使用的 VC 引脚
      4. 7.4.4  内部温度保护
      5. 7.4.5  热敏电阻温度保护
      6. 7.4.6  保护 FET 驱动器
      7. 7.4.7  电压基准
      8. 7.4.8  多路复用器
      9. 7.4.9  LDO
      10. 7.4.10 独立接口与主机接口
      11. 7.4.11 ALERT 引脚运行
      12. 7.4.12 低频振荡器
      13. 7.4.13 I2C 串行通信接口
    5. 7.5 保护子系统
      1. 7.5.1 保护概述
      2. 7.5.2 初级保护
      3. 7.5.3 电芯开路保护
      4. 7.5.4 诊断检查
    6. 7.6 器件电源模式
      1. 7.6.1 电源模式概述
      2. 7.6.2 NORMAL 模式
      3. 7.6.3 SHUTDOWN 模式
      4. 7.6.4 CONFIG_UPDATE 模式
  9. 8 应用和实施
    1. 8.1 应用信息
    2. 8.2 典型应用
      1. 8.2.1 设计要求
      2. 8.2.2 详细设计过程
      3. 8.2.3 应用性能图
      4. 8.2.4 随机电芯连接支持
      5. 8.2.5 启动时序
      6. 8.2.6 FET 驱动器关断
      7. 8.2.7 未使用引脚的使用
  10. 9 电源建议
  11. 10布局
    1. 10.1 布局指南
    2. 10.2 布局示例
  12. 11器件和文档支持
    1. 11.1 文档支持
      1. 11.1.1 相关文档
    2. 11.2 接收文档更新通知
    3. 11.3 支持资源
    4. 11.4 商标
    5. 11.5 静电放电警告
    6. 11.6 术语表
  13. 12修订历史记录
  14. 13机械、封装和可订购信息

封装选项

机械数据 (封装 | 引脚)
散热焊盘机械数据 (封装 | 引脚)
订购信息

6.16 时序要求 - I2C 接口，400kHz 模式

所述典型值的条件是 TA = 25°C 且 VBAT = 25.9V，最小值/最大值的条件是 TA = -40°C 至 110°C 且 VBAT = 3V 至 38.5V（除非另有说明）。
参数 测试条件 最小值 典型值 最大值 单位
fSCL 时钟工作频率(1) SCL 占空比 = 50% 400 kHz
tHD:STA 启动条件保持时间(1) 0.6 µs
tLOW SCL 时钟的低电平周期(1) 1.3 µs
tHIGH SCL 时钟的高电平周期(1) 600 ns
tSU:STA 建立重复启动(1) 600 ns
tHD:DAT 数据保持时间（SDA 输入）(1) 0 ns
tSU:DAT 数据设置时间（SDA 输入）(1) 100 ns
tr 时钟上升时间(1) 10% 至 90% 300 ns
tf 时钟下降时间(1) 90% 至 10% 300 ns
tSU:STO 建立时间停止条件(1) 0.6 µs
tBUF 停止和启动之间的总线空闲时间(1) 1.3 µs
tRST I2C 总线复位(1) 如果在此期间内检测到 SCL 为低电平，则总线接口会复位 1.9 2.1 s
RPULLUP 上拉电阻器(1) 上拉电压轨 ≤ 5V 1.1 kΩ
(1) 由设计指定