TPS74901
- VOUT range: 0.8V to 3.6V
- Ultra-low VIN range: 0.8V to 5.5V
- VBIAS range: 2.7V to 5.5V
- Low dropout: 120mV (typical) at 3A
- Power-good (PG) output allows supply monitoring or provides a sequencing signal for other supplies
- Accuracy over line, load, and temperature: 1% (new chip)
- Accuracy over line, load, and temperature: 2% (legacy chip)
- Adjustable start-up in-rush control
- VBIAS permits low VIN operation with good transient response
- Stable with any output capacitor ≥ 2.2µF
- Packages:
- Small, 3mm × 3mm × 1mm VSON
- 5mm × 5mm × 1mm VQFN and DDPAK-7
- Active high enable
The TPS74901 low-dropout (LDO) linear regulator provides an easy-to-use, robust power management solution for a wide variety of applications. User-programmable soft-start minimizes stress on the input power source by reducing capacitive inrush current during start-up. The soft-start is monotonic and designed for powering many different types of processors and application-specific integrated circuits (ASICs). The enable input and power-good output allow easy sequencing with external regulators. This complete flexibility allows a solution to be configured that meets the sequencing requirements of field-programmable gate arrays (FPGAs), digital signal processors (DSPs), and other applications with special start-up requirements.
A precision reference and error amplifier deliver 2% accuracy over load, line, temperature, and process. The device is stable with any type of capacitor ≥ 2.2µF, and the device is fully specified from –40°C to +125°C. The TPS74901 is offered in a small (3mm × 3mm) VSON package and a small (5mm × 5mm) VQFN package, yielding a highly compact total solution size. The device is also available in a DDPAK-7 package.
技術文件
| 重要文件 | 類型 | 標題 | 格式選項 | 下載最新的英文版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 資料表 | TPS74901 3A, Low Dropout Linear Regulator With Programmable Soft-Start datasheet (Rev. K) | PDF | HTML | 2024/6/21 | ||
| 應用說明 | LDO Noise Demystified (Rev. B) | PDF | HTML | 2020/8/18 | |||
| 應用說明 | A Topical Index of TI LDO Application Notes (Rev. F) | 2019/6/27 | ||||
| 選擇指南 | Low Dropout Regulators Quick Reference Guide (Rev. P) | 2018/3/21 | ||||
| 應用說明 | LDO PSRR Measurement Simplified (Rev. A) | PDF | HTML | 2017/8/9 | |||
| 類比設計期刊 | Taming linear-regulator inrush currents | 2009/5/1 | ||||
| 類比設計期刊 | Q2 2009 Issue Analog Applications Journal | 2009/5/1 |
設計與開發
如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。
TPS74901EVM-210 — 適用 3-A 低 VIN (0.8-V) 可調式超低壓降電壓穩壓器的 TPS74901 評估模組
TPS74901EVM-210 可幫助 TPS74901 低壓降線性穩壓器 IC 評估。
這些穩壓器需要低功耗偏壓 VBIAS 和電源輸入電壓 VIN。穩壓器可提供最低 0.8 V 的輸出電、輸出最高 3 A 電流，並擁有整合式監控電路及開汲極輸出，可在輸出電壓達到穩壓 (電源良好或 PG) 時進入高阻抗狀態。
TIDA-00359 — 適用於 GSPS ADC 的時鐘解決方案參考設計
適用於 GSPS 資料轉換器的低成本、高性能時脈解決方案。此參考設計探討 TRF3765 的使用，這是一款低雜訊頻率合成器，可為 4GSPS 類比轉數位轉換器 (ADC12J4000) 產生取樣時脈。實驗展示了產品規格表可比較的 SNR 和 SFDR 性能。
TIDA-00431 — 採用 8 GHz DC 耦合差動放大器的射頻取樣 4 GSPS ADC 參考設計
寬頻射頻 (RF) 接收器可大幅提高無線電設計的靈活性。寬廣的瞬時頻寬允許在不更換硬體的情況下進行靈活調諧，並能夠擷取頻率相差很大的多個通道。
此參考設計說明了一種寬頻 RF 接收器，它採用 4GSPS 類比數位轉換器 (ADC)，並具有 8GHz DC 耦合全差動放大器前端。放大器前端提供訊號增益，並允許擷取低至 DC 的訊號。這是使用平衡不平衡轉換器耦合輸入時無法實現的。
TIDA-00432 — 使用適用於相位陣列雷達系統的 Xilinx 平台，將 JESD204B Giga-Sample ADC 同步化
此系統級設計展示如何使用 Xilinx VC707 平台將兩個 ADC12J4000 評估模組 (EVM) 同步在一起。設計文檔描述了所需的硬體修改和設備配置，包括時脈方案。每個 EVM 都提供了範例設定檔案。本文描述了 FPGA 韌體，並展示了相關的 Xilinx IP 模組配置參數。對實際硬體上採集的數據進行展示和分析，結果表明，在沒有對電纜進行特徵分析或校準傳播延遲的情況下，同步時間在 50ps 以內。
TIDA-00826 — 50 Ohm 2 GHz 示波器前端參考設計
此參考設計為 50Ω 輸入示波器應用類比前端的一部分。系統設計師可以輕鬆使用此評估平台，在頻域和時域應用中處理從 DC 至 2GHz 的輸入訊號。
TIDA-01015 — 適用於數位示波器和無線測試器中的 12 位元高速 ADC 的 4 GHz 時鐘參考設計
TIDA-01017 — 適用於示波器、無線測試器和雷達的高速多通道 ADC 時鐘參考設計
| 封裝 | 針腳 | CAD 符號、佔位空間與 3D 模型 |
|---|---|---|
| VSON (DRC) | 10 | Ultra Librarian |
| TO-263 (KTW) | 7 | Ultra Librarian |
| VQFN (RGW) | 20 | Ultra Librarian |
訂購與品質
建議產品可能具有與此 TI 產品相關的參數、評估模組或參考設計。