首頁 邏輯和電壓轉換 緩衝器、驅動器和收發器 非反相緩衝器和驅動器
首頁
邏輯和電壓轉換
緩衝器、驅動器和收發器
非反相緩衝器和驅動器

SN74LVC2G07

現行

具有開漏輸出的 2 通道、1.65-V 至 5.5-V 緩衝器

立即訂購
產品規格表

SN74LVC2G07

現行
產品規格表 立即訂購

產品詳細資料

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) 0 Input type Standard CMOS Output type Open-drain Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 6 2.1875 mm² 1.75 x 1.25 SOT-23 (DBV) 6 8.12 mm² 2.9 x 2.8 SOT-SC70 (DCK) 6 4.2 mm² 2 x 2.1 USON (DRY) 6 1.45 mm² 1.45 x 1 X2SON (DSF) 6 1 mm² 1 x 1
  • Dual Open-Drain Buffer Configuration
  • -24-mA Output Drive at 3.3 V
  • Support Translation-Up and Down
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs and Open-Drain Outputs Accept Voltages
    Up to 5.5 V
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Dual Open-Drain Buffer Configuration
  • -24-mA Output Drive at 3.3 V
  • Support Translation-Up and Down
  • Available in the Texas Instruments
    NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs and Open-Drain Outputs Accept Voltages
    Up to 5.5 V
  • Max tpd of 3.7 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • Typical VOLP (Output Ground Bounce)
    <0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    >2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down
    Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA
    Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This dual buffer and driver is designed for 1.65-V to 5.5-V VCC operation. The output of the SN74LVC2G07 device is open drain and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. The maximum sink current is 32 mA.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

This dual buffer and driver is designed for 1.65-V to 5.5-V VCC operation. The output of the SN74LVC2G07 device is open drain and can be connected to other open-drain outputs to implement active-low wired-OR or active-high wired-AND functions. The maximum sink current is 32 mA.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.
filter 尋找其它 非反相緩衝器和驅動器
下載 觀看有字幕稿的影片 影片

技術文件

star =TI 所選的此產品重要文件
找不到結果。請清除您的搜尋條件，然後再試一次。
檢視所有 27
重要文件 類型 標題 格式選項 日期
* Data sheet SN74LVC2G07 Dual Buffer and Driver With Open-Drain Outputs datasheet (Rev. L) PDF | HTML 2015年 5月 22日
Selection guide Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
Application note Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
Selection guide Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
Application note How to Select Little Logic (Rev. A) 2016年 7月 26日
Application note Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
User guide LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
Product overview Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
Application note Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
Application note Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
User guide Signal Switch Data Book (Rev. A) 2003年 11月 14日
Application note Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
User guide LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
Application note Texas Instruments Little Logic Application Report 2002年 11月 1日
Application note TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
More literature Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
Application note 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
Application note Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
More literature STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
Application note Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
Application note Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
Application note CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
Application note LVC Characterization Information 1996年 12月 1日
Application note Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
Application note Live Insertion 1996年 10月 1日
Design guide Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
Application note Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計與開發

如需其他條款或必要資源，請按一下下方的任何標題以檢視詳細頁面 (如有)。

開發板

5-8-LOGIC-EVM — 適用於 5 針腳至 8 針腳 DCK、DCT、DCU、DRL 和 DBV 封裝的通用邏輯評估模組

靈活的 EVM 旨在支援任何針腳數為 5 至 8 支且採用 DCK、DCT、DCU、DRL 或 DBV 封裝的裝置。
使用指南: PDF
TI.com 無法提供
開發板

5-8-NL-LOGIC-EVM — 支援 5 至 8 針腳 DPW、DQE、DRY、DSF、DTM、DTQ 和 DTT 封裝的通用邏輯和轉譯 EVM

支援任何具 DTT、DRY、DPW、DTM、DQE、DQM、DSF 或 DTQ 封裝的邏輯或轉換裝置之通用 EVM。可實現靈活評估的電路板設計。

使用指南: PDF | HTML
TI.com 無法提供
開發板

TAS6424EQ1EVM — TAS6424E-Q1 評估模組 75W、2MHz、四通道數位輸入 D 級音訊放大器

TAS6424EQ1EVM 評估模組 (EVM) 展示適合車載資訊娛樂系統的 TAS6424E-Q1，這是一個 2.1MHz，四通道數位輸入 D 類音訊放大器解決方案。2.1Mhz 切換頻率可大幅縮減電感器尺寸。TAS6424E-Q1 為每通道提供 25W (10% THD+N)，在 14.4V 電源時為 4Ω，並整合 I2C 診斷與保護。TAS6424E-Q1 包含展頻技術，符合 CISPR25 Class 5 EMI 規範標準。
使用指南: PDF | HTML
TI.com 無法提供
開發板

TAS6501Q1EVM — TAS6501-Q1 評估模組

TAS65x1-Q1 評估模組 (EVM) 展示了具有整合式數位訊號處理 (DSP) 的 TAS6511-Q1 和 TAS6501-Q1 單通道 D 類放大器的所有特性。名為 PurePath™ Console 的圖形使用者介面 (GUI) 用於透過 USB 連接至 EVM。該 EVM 具有光纖和同軸 SPDIF 輸入、I2S、TDM 和透過 USB 介面的音訊輸入。
View Options
開發板

TAS6511Q1EVM — TAS6511-Q1 評估模組

TAS6511-Q1 評估模組 (EVM) 展示了具有整合 DSP 的 TAS6511-Q1 單通道 D 類放大器的所有特性。使用 PurePath™ Console 3 圖形使用者介面 (GUI) 來透過 USB 介接至 EVM。該 EVM 具有光纖和同軸 SPDIF 輸入、I2S、TDM 和透過 USB 介面的音訊輸入。
View Options
驅動程式或資料庫

SPRCAE5 — Metrology Library and Software for Concerto F28M35H52C

支援產品和硬體

支援產品和硬體
下載
模擬型號

SN74LVC2G07 Behavioral SPICE Model

SCEM621.ZIP (7 KB) - PSpice Model
下載
模擬型號

SN74LVC2G07 IBIS Model (Rev. E)

SCEM254E.ZIP (24 KB) - IBIS Model
下載
參考設計

TIDM-SERVODRIVE — 工業伺服驅動器與 AC 變頻驅動器參考設計

The DesignDRIVE Development Kit is a reference design for a complete industrial drive directly connecting to a three phase ACI or PMSM motor. Many drive topologies can be created from the combined control, power and communications technologies included on this single platform.  Includes (...)
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01487 — 隔離式 CAN 靈活資料 (FD) 速率中繼器參考設計

CAN 與 CANopen 是工廠自動化領域廣泛使用的傳統現場匯流排通訊協定。當高電壓可能損壞終端設備時，便需要隔離保護。此隔離式 CAN 靈活數據速率 (FD) 中繼器參考設計可在兩個 CAN 匯流排區段之間提供電氣隔離。任一邊 CAN 匯流排區段的訊框都會中繼傳送至另一邊。本設計中的 CAN 收發器與仲裁邏輯可支援高達 2Mbps 的 CAN FD 傳輸速率。此參考設計支援 6V 至 36V 的寬電壓輸入範圍。
Design guide: PDF
電路圖: PDF
參考設計

PMP40690 — 使用 C2000 ™ MCU 和 GaN 的 4-kW 交錯 CCM 圖騰柱無橋接 PFC 參考設計

此參考設計為 4 kW 交錯 CCM 圖騰柱 (TTPL) 無橋接 PFC 參考設計，使用 64 針腳 C2000™ 微控制器、LM3410 氮化鎵裝置和 TMCS1100 霍爾感測器。其以使用 C2000™ MCU 的 TIDM-02008 雙向交錯 CCM TTPL 無橋接 PFC 參考設計為基礎，並將總 PCB 尺寸縮減至 145 mm x 105 mm x 35 mm。在功率級中使用氮化鎵 (GaN) 裝置，可實現 98.73% 的峰值效率。此設計包含進階功能，例如切相、適應性失效時間、用以改善負載範圍內 PF (...)
Test report: PDF
電路圖: PDF
參考設計

TIDA-060001 — SunSpec 快速關機傳輸和接收參考設計

此參考設計介接 AFE031 電源線通訊類比前端與 C2000 MCU，以使用頻移鍵控 (FSK) 透過有線耦合介面傳送及接收資料。此設計示範 SunSpec 標準通訊協定，使用 FSK 傳送特定的 33 位元文字封包（fM：131.25kHz 和 fS：143.75kHz）。其目的是透過從太陽能逆變器通訊至光伏 (PV) 模組的整合式系統解決方案，提供保持運作訊號。
Design guide: PDF
電路圖: PDF
參考設計

TIDA-01572 — 數位輸入、D 類、IV 感測音訊放大器的立體聲評估模組參考設計

此參考設計提供高性能立體聲道音訊子系統，可在 PC 應用中使用。其以 4.5V 至 16V 的單電源供電運作，並搭載 TAS2770 這款數位輸入 D 類音訊放大器；此放大器可提供出色的雜訊和失真性能，並提供 WCSP 和 QFN 兩種封裝。該設計還包括 TL760M33 和 TPS73618 這兩個低壓差固定電壓穩壓器，分別產生所需的 3.3V 和 1.8V 系統軌。此參考設計的多用途數位輸入介面可支援多種輸入格式，同時提供電壓與電流感測、供應電壓 (VBAT) 及溫度的輸出資料。此參考設計也包括多工處理，可將多個輸入來源連接至數位輸入。此外，TAS2770 整合了可追蹤 VBAT (...)
Design guide: PDF
電路圖: PDF
封裝 針腳 CAD 符號、佔位空間與 3D 模型
DSBGA (YZP) 6 Ultra Librarian
SOT-23 (DBV) 6 Ultra Librarian
SOT-SC70 (DCK) 6 Ultra Librarian
USON (DRY) 6 Ultra Librarian
X2SON (DSF) 6 Ultra Librarian
適用 TI 的評估品項標準條款與條件。

訂購與品質

內含資訊：
  • RoHS
  • REACH
  • 產品標記
  • 鉛塗層/球物料
  • MSL 等級/回焊峰值
  • MTBF/FIT 估算值
  • 材料內容
  • 認證摘要
  • 進行中的可靠性監測
內含資訊：
  • 晶圓廠位置
  • 組裝地點

支援與培訓

內含 TI 工程師技術支援的 TI E2E™ 論壇

以英文檢視所有論壇主題

內容係由 TI 和社群貢獻者依「現狀」提供，且不構成 TI 規範。檢視使用條款。

若有關於品質、封裝或訂購 TI 產品的問題，請參閱 TI 支援。​​​​​​​​​​​​​​

影片