SN74HC138
- 专门针对高速存储器解码器和数据传输系统
- 宽工作电压范围（2V 至 6V）
- 输出可驱动多达 10 个低功耗肖特基晶体管逻辑电路 (LSTTL) 负载
- 低功耗，ICC 最大值为 80µA
- tpd典型值 = 15ns
- ±4mA 输出驱动 （在 5V 时）
- 低输入电流，最大值为 1µA
- 低电平有效输出（所选输出为低电平）
- 纳入三个使能输入以简化级联或数据接收
SNx4HC138 器件设计用于需要极短传播延迟时间的高性能存储器解码或数据路由应用。在高性能存储系统中，可使用此类解码器来尽可能地消除系统解码的影响。与使用高速使能电路的高速存储器一起使用时，这些解码器的延迟时间和存储器的使能时间通常小于存储器的典型存取时间。这意味着解码器引起的有效系统延迟可以忽略不计。
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | SNx4HC138 3 线路至 8 线路解码器/多路信号分离器 数据表 (Rev. G) | PDF | HTML | 英语版 (Rev.G) | PDF | HTML | 2021-12-15 |
| 应用简报 | TI 逻辑系列的内插规格值 | PDF | HTML | PDF | HTML | 2026-4-17 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SSOP (DB) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
| PDIP (N) | 16 | Ultra Librarian |
| SOP (NS) | 16 | Ultra Librarian |