CD74HCT574

正在供货

具有三态输出的高速 CMOS 逻辑八路上升沿触发式 D 型触发器

产品详情

Number of channels 8 Technology family HCT Input type TTL-Compatible CMOS Output type 3-State Clock frequency (max) (MHz) 25 IOL (max) (mA) 6 IOH (max) (mA) -6 Supply current (max) (µA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
Number of channels 8 Technology family HCT Input type TTL-Compatible CMOS Output type 3-State Clock frequency (max) (MHz) 25 IOL (max) (mA) 6 IOH (max) (mA) -6 Supply current (max) (µA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
SOIC (DW) 20 131.84 mm² (12.8 mm × 10.3 mm) PDIP (N) 20 228.702 mm² (24.33 mm × 9.4 mm) TSSOP (PW) 20 41.6 mm² (6.5 mm × 6.4 mm)
  • 缓冲输入
  • 通用三态输出使能控制
  • 三态输出
  • 总线驱动能力
  • 当 VCC = 5V,CL = 15pF, TA = 25℃ 时的传播延迟典型值(时钟到 Q)= 15ns
  • 扇出(在温度范围内)
    • 标准输出:10 个 LSTTL 负载
    • 总线驱动器输出:15 个 LSTTL 负载
  • 宽工作温度范围:–55℃ 至 125℃
  • 平衡的传播延迟及转换时间
  • 与 LSTTL 逻辑 IC 相比,功耗显著降低
  • HC 类型
    • 2V 至 6V 工作电压
    • 高抗噪性:当 VCC = 5V 时,NIL = 30%,NIH = VCC 的 30%
  • HCT 类型
    • 4.5V 至 5.5V 工作电压
    • 直接 LSTTL 输入逻辑兼容性, VIL = 0.8V(最大值),VIH = 2V(最小值)
    • CMOS 输入兼容性,当电压为 VOL、VOH 时,II ≤ 1µA
  • 缓冲输入
  • 通用三态输出使能控制
  • 三态输出
  • 总线驱动能力
  • 当 VCC = 5V,CL = 15pF, TA = 25℃ 时的传播延迟典型值(时钟到 Q)= 15ns
  • 扇出(在温度范围内)
    • 标准输出:10 个 LSTTL 负载
    • 总线驱动器输出:15 个 LSTTL 负载
  • 宽工作温度范围:–55℃ 至 125℃
  • 平衡的传播延迟及转换时间
  • 与 LSTTL 逻辑 IC 相比,功耗显著降低
  • HC 类型
    • 2V 至 6V 工作电压
    • 高抗噪性:当 VCC = 5V 时,NIL = 30%,NIH = VCC 的 30%
  • HCT 类型
    • 4.5V 至 5.5V 工作电压
    • 直接 LSTTL 输入逻辑兼容性, VIL = 0.8V(最大值),VIH = 2V(最小值)
    • CMOS 输入兼容性,当电压为 VOL、VOH 时,II ≤ 1µA
未提供此产品的详情。
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚。
SN74AHCT574 正在供货 具有三态输出的八通道边沿触发式 D 型触发器 Voltage range 4.5V to 5.5V, average propagation delay 9ns, average drive strength 8mA

技术文档

未找到结果。请清除搜索并重试。
查看全部 2
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CDx4HC374 三态正边沿触发式高速 CMOS 逻辑八路 D 型触发器 数据表 (Rev. E) PDF | HTML 英语版 (Rev.E) PDF | HTML 2022-10-27
应用手册 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022-12-15

设计与开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制:
??asset.out-of-stock-ti_zh_CN??
无货
封装 引脚 CAD 符号、封装和 3D 模型
SOIC (DW) 20 Ultra Librarian
PDIP (N) 20 Ultra Librarian
TSSOP (PW) 20 Ultra Librarian

订购和质量

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

所有内容均由 TI 和社区贡献者按“原样”提供,并不构成 TI 规范。请参阅使用条款

如果您对质量、包装或订购 TI 产品有疑问,请参阅 TI 支持。​​​​​​​​​​​​​​

视频