主页 逻辑和电压转换 触发器、锁存器和寄存器 JK 触发器
主页
逻辑和电压转换
触发器、锁存器和寄存器
JK 触发器

CD74HC73

正在供货

具有复位端的高速 CMOS 逻辑双路下降沿触发式 J-K 触发器

立即订购
数据表

CD74HC73

正在供货
立即订购

产品详情

Number of channels 2 Technology family HC Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 24 Supply current (max) (µA) 40 IOL (max) (mA) 6 IOH (max) (mA) -6 Features Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
Number of channels 2 Technology family HC Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 24 Supply current (max) (µA) 40 IOL (max) (mA) 6 IOH (max) (mA) -6 Features Balanced outputs, Clear, High speed (tpd 10-50ns), Negative edge triggered, Positive input clamp diode Operating temperature range (°C) -55 to 125 Rating Catalog
PDIP (N) 14 181.42 mm² (19.3 mm × 9.4 mm) SOIC (D) 14 51.9 mm² (8.65 mm × 6 mm)
  • 时钟输入迟滞，改进了抗扰度并增加了输入上升和下降时间
  • 异步复位
  • 互补输出
  • 缓冲输入
  • 当 VCC = 5V， CL = 15pF，TA = 25℃ 时 fMAX 典型值 = 60MHz
  • 扇出（在温度范围内）
    • 标准输出：10 个 LSTTL 负载
    • 总线驱动器输出：15 个 LSTTL 负载
  • 宽工作温度范围：–55℃ 至 125℃
  • 平衡的传播延迟及转换时间
  • 与 LSTTL 逻辑 IC 相比，功耗显著降低
  • HC 类型
    • 工作电压为 2 V 至 6V
    • 高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
  • HCT 类型
    • 工作电压为 4.5V 至 5.5V
    • 直接 LSTTL 输入逻辑兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
    • CMOS 输入兼容性，当电压为 VOL、VOH时，II ≤ 1µA
  • 时钟输入迟滞，改进了抗扰度并增加了输入上升和下降时间
  • 异步复位
  • 互补输出
  • 缓冲输入
  • 当 VCC = 5V， CL = 15pF，TA = 25℃ 时 fMAX 典型值 = 60MHz
  • 扇出（在温度范围内）
    • 标准输出：10 个 LSTTL 负载
    • 总线驱动器输出：15 个 LSTTL 负载
  • 宽工作温度范围：–55℃ 至 125℃
  • 平衡的传播延迟及转换时间
  • 与 LSTTL 逻辑 IC 相比，功耗显著降低
  • HC 类型
    • 工作电压为 2 V 至 6V
    • 高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
  • HCT 类型
    • 工作电压为 4.5V 至 5.5V
    • 直接 LSTTL 输入逻辑兼容性， VIL = 0.8V（最大值），VIH = 2V（最小值）
    • CMOS 输入兼容性，当电压为 VOL、VOH时，II ≤ 1µA
filter 查找其他 JK 触发器
未提供此产品的详情。
open-in-new 查找其他 JK 触发器
下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同且具有相同引脚。
CD74HCT73 正在供货 具有复位功能的高速 CMOS 逻辑双通道下降沿 J-K 触发器 Voltage range 4.5V to 5.5V, average propagation delay 22ns, average drive strength 4mA

技术文档

未找到结果。请清除搜索并重试。
查看全部 2
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 CDx4HC73 CD74HCT73 具有复位功能的负边沿触发式双路 J-K 触发器 数据表 (Rev. G) PDF | HTML 英语版 (Rev.G) PDF | HTML 2022-10-20
应用手册 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022-12-15

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
支持的产品和硬件
有库存
限制：
??asset.out-of-stock-ti_zh_CN??
无货
封装 引脚 CAD 符号、封装和 3D 模型
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

支持和培训

可获得 TI 工程师技术支持的 TI E2E™ 论坛

查看全部论坛主题 查看英文版全部论坛主题

所有内容均由 TI 和社区贡献者按“原样”提供，并不构成 TI 规范。请参阅使用条款。

如果您对质量、包装或订购 TI 产品有疑问，请参阅 TI 支持。​​​​​​​​​​​​​​

视频