CD74HC147
- 缓冲输入和输出
- 典型传播延迟：当 VCC = 5V、CL = 15pF、TA = 25oC 时为 13ns
- 扇出（在温度范围内）
- 总线驱动器输出：15 个 LSTTL 负载
- 宽工作温度范围：-55oC 至 125oC
- 平衡的传播延迟及转换时间
- 与 LSTTL 逻辑 IC 相比，可显著降低功耗
- HC 类型
- 工作电压范围为 2V 至 6V
- 高抗噪性：当 VCC = 5V 时，NIL = 30%，NIH = VCC 的 30%
- HCT 类型
- 工作电压范围为 4.5V 至 5.5V
- 直接 LSTTL 输入逻辑兼容性，VIL = 0.8V（最大值），VIH = 2V（最小值）
- CMOS 输入兼容性，当电压为 VOL、VOH 时，Il ≤ 1µA
CDx4HC147 和 CD74HCT147 属于 9 输入优先级编码器。这两款器件通过使用隐含的十进制“0”来提供 10 线路至 4 线路优先级编码功能。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CDx4HC147、CD74HCT147 高速 CMOS 逻辑 10 线至 4 线优先级编码器 数据表 (Rev. G) | PDF | HTML | 英语版 (Rev.G) | PDF | HTML | 2025-1-13 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| TSSOP (PW) | 16 | Ultra Librarian |
| PDIP (N) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |