CD74AC251
- 缓冲输入
- 典型传播延迟
- VCC = 5V、TA = 25°C 且 CL = 50pF 时为 6ns
- ESD 保护超过 2kV（根据 MIL-STD-883 方法 3015）
- 防 SCR 闩锁 CMOS 工艺和电路设计
- 具有双极 FAST™/AS/S 的速度，同时功耗显著降低
- 平衡传播延迟
- 交流类型的工作电压范围为 1.5V 至 5.5V，并在电源电压的 30% 时具有平衡的抗噪性能
- ±24mA 输出驱动电流
- 扇出到 15 个 FAST™ IC
- 驱动 50Ω 传输线
CD74AC251 8 输入多路复用器采用 Harris 高级 CMOS 逻辑技术。该多路复用器具有真实 (Y) 和补码 (Y) 输出以及输出使能 (OE) 输入。OE 必须为低逻辑电平，才能启用此器件。当 OE 输入为高电平时，两个输出均处于高阻抗状态。启用后，数据选择输入上的地址信息决定了将哪个数据输入路由到 Y 和 Y 输出。
您可能感兴趣的相似产品
功能与比较器件相同且具有相同引脚。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CD74AC251 具有三态输出的 8 输入多路复用器 数据表 (Rev. A) | PDF | HTML | 英语版 (Rev.A) | PDF | HTML | 2024-8-28 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SOIC (D) | 16 | Ultra Librarian |