CD4050B
- CD4049UB 反相
- CD4050B 同相
- 用于驱动 2 个 TTL 负载的高灌电流
- 高电平至低电平逻辑转换
- 针对 20V 下的静态电流进行了 100% 测试
- 在整个封装温度范围内，18V 时的最大输入电流为 1µA，而在 18V 和 25°C 时为 100nA
- 5V、10V 和 15V 参数额定值
CD4049UB 和 CD4050B 器件为反相和同相六路缓冲器，仅使用一个电源电压 (VCC) 即可实现逻辑电平转换。使用这些器件进行逻辑电平转换时，输入信号高电平 (VIH) 可以超过 VCC 电源电压用于逻辑电平转换。这些器件可用作 CMOS 至 DTL 或 TTL 转换器，并可直接驱动两个 DTL 或 TTL 负载。VCC = 5V，VOL ≤ 0.4V 且 IOL ≥ 3.3mA。
技术文档
未找到结果。请清除搜索并重试。
查看全部 2
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | CD4049UB 和 CD4050B CMOS 六路反相缓冲器和转换器 数据表 (Rev. L) | PDF | HTML | 英语版 (Rev.L) | PDF | HTML | 2026-2-9 |
| 应用手册 | Understanding Buffered and Unbuffered CD4xxxB Series Device Characteristics | 2001-12-3 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
评估板
14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块
14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| SOP (NS) | 16 | Ultra Librarian |
| TSSOP (PW) | 16 | Ultra Librarian |
| PDIP (N) | 16 | Ultra Librarian |
| SOIC (D) | 16 | Ultra Librarian |
| SOIC (DW) | 16 | Ultra Librarian |