ADS61B29

正在供货

12 位、250MSPS 模数转换器 (ADC)

立即订购

数据表

ADS61B29

正在供货

数据表

立即订购

产品详情

Sample rate (max) (Msps)

250

Resolution (Bits)

12

Number of input channels

1

Interface type

DDR LVDS, Parallel CMOS

Analog input BW (MHz)

700

Features

High Performance

Rating

Catalog

Peak-to-peak input voltage range (V)

2

Power consumption (typ) (mW)

790

Architecture

Pipeline

SNR (dB)

70.1

ENOB (Bits)

11.1

SFDR (dB)

92

Operating temperature range (°C)

-40 to 85

Input buffer

Yes

Sample rate (max) (Msps)

250

Resolution (Bits)

12

Number of input channels

1

Interface type

DDR LVDS, Parallel CMOS

Analog input BW (MHz)

700

Features

High Performance

Rating

Catalog

Peak-to-peak input voltage range (V)

2

Power consumption (typ) (mW)

790

Architecture

Pipeline

SNR (dB)

70.1

ENOB (Bits)

11.1

SFDR (dB)

92

Operating temperature range (°C)

-40 to 85

Input buffer

Yes

VQFN (RGZ)

48

49 mm² (7 mm × 7 mm)

集成式高阻抗模拟输入缓冲器
最大采样率：250MSPS
14 位分辨率 — ADS61B49
12 位分辨率 — ADS61B29
250MSPS 时的总功率耗散为 790mW
双倍数据速率 (DDR) LVDS 和并行 CMOS 输出选项
高达 6dB 的可编程精细增益支持 SNR/SFDR 权衡和 1Vpp 满量程运行
直流偏移校正
支持低至400mVPP 差分的输入时钟幅度
48-QFN 封装 (7mm × 7mm)
引脚与 ADS6149 系列兼容

集成式高阻抗模拟输入缓冲器
最大采样率：250MSPS
14 位分辨率 — ADS61B49
12 位分辨率 — ADS61B29
250MSPS 时的总功率耗散为 790mW
双倍数据速率 (DDR) LVDS 和并行 CMOS 输出选项
高达 6dB 的可编程精细增益支持 SNR/SFDR 权衡和 1Vpp 满量程运行
直流偏移校正
支持低至400mVPP 差分的输入时钟幅度
48-QFN 封装 (7mm × 7mm)
引脚与 ADS6149 系列兼容

ADS61B49 (ADS61B29) 是采样速率高达 250MSPS 的 14 位（12 位）模数转换器。它在紧凑的 48-QFN 封装中实现了高动态性能与低功耗的结合。集成式模拟缓冲器使其非常适合多载波、大带宽通信应用。缓冲器可在宽频率范围内保持恒定的性能和输入阻抗。

ADS61B49 (ADS61B29) 具有精细增益选项，可用于在较低满量程输入范围时提升 SFDR 性能。它包含一个可用于消除 ADC 偏移的直流偏移校正环路。可提供双倍数据速率 (DDR) LVDS 和并行 CMOS 数字输出接口。在较低的采样速率下，ADC 会自动以按比例降低的功率运行，而不会影响性能。

它包括内部基准，同时省去了传统基准引脚及相关去耦电容器。该器件在额定工业温度范围（–40°C 至 85°C）内符合规格要求。

ADS61B49 (ADS61B29) 是采样速率高达 250MSPS 的 14 位（12 位）模数转换器。它在紧凑的 48-QFN 封装中实现了高动态性能与低功耗的结合。集成式模拟缓冲器使其非常适合多载波、大带宽通信应用。缓冲器可在宽频率范围内保持恒定的性能和输入阻抗。

ADS61B49 (ADS61B29) 具有精细增益选项，可用于在较低满量程输入范围时提升 SFDR 性能。它包含一个可用于消除 ADC 偏移的直流偏移校正环路。可提供双倍数据速率 (DDR) LVDS 和并行 CMOS 数字输出接口。在较低的采样速率下，ADC 会自动以按比例降低的功率运行，而不会影响性能。

它包括内部基准，同时省去了传统基准引脚及相关去耦电容器。该器件在额定工业温度范围（–40°C 至 85°C）内符合规格要求。

filter

查找其他高速 ADC (≥10 MSPS)

下载观看带字幕的视频视频

技术文档

未找到结果。请清除搜索并重试。

查看全部 9

顶层文档	类型	标题	格式选项		日期
*	数据表	ADS61Bx9 具有集成模拟缓冲器的 14 位/12 位、250MSPS ADC	PDF \| HTML	PDF \| HTML	2026-6-9
	应用手册	Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A)			2015-5-22
	应用手册	Why Use Oversampling when Undersampling Can Do the Job? (Rev. A)			2013-7-19
	应用手册	Driving High-Speed ADCs: Circuit Topologies and System-Level Parameters (Rev. A)			2010-9-10
	应用手册	Smart Selection of ADC/DAC Enables Better Design of Software-Defined Radio			2009-4-28
	应用手册	CDCE62005 as Clock Solution for High-Speed ADCs			2008-9-4
	应用手册	CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters			2008-6-8
	应用手册	Phase Noise Performance and Jitter Cleaning Ability of CDCE72010			2008-6-2
	应用手册	QFN Layout Guidelines			2006-7-28