ADS52J65
- 16/14 位分辨率、8/4 通道 ADC
- 空闲信噪比 (SNR):
- 16 位 ADC 为 80dBFS
- 14 位 ADC 为 79dBFS
- 每个通道 125MSPS、4CH 时的功率耗散:
- ADS52J65/66 为 70mW/Ch (8CH ADC)
- ADS52J67/68 为 82mW/Ch (4CH ADC)
- 每个通道 62.5MSPS、8CH 时的功率耗散:
- ADS52J65/66 为 45mW/Ch (8CH ADC)
- ADS52J67/66 为 65mW/Ch (4CH ADC)
- 满量程输入:2VPP
- fIN = 10MHz 时的满量程 SNR:
- 16 位 ADC 为 78dBFS
- 14 位 ADC 为 77dBFS
- 满量程 SFDR:fin = 10Mhz 时为 –85dBc
- 模拟输入 –3dB 带宽 = 250MHz
- 2VPP 输入 = 130Mhz 时的最大输入信号频率
- 快速且一致的过载恢复
- 高级数字功能
- 自动直流偏移校正
- 数字平均
- 数字 I/Q 解调器
- 分数抽取滤波器 M = 1 至 63,增量为 0.25
- 抽取之后的数据输出速率降低
- 80MSPS 且抽取 = 2 时的功率耗散
- ADS52J65/66 为 64mW/Ch (8-CH ADC)
- ADS52J67/68 为 91mW/Ch (4-CH ADC)
- 具有 32 个预设定参数的片上 RAM
- JESD204B 子类 0、1 和 2
- 每个 JESD 通道具备 2、4 或 8 个通道
- 10Gbps JESD 接口
- 支持高达 12.8Gbps 的通道速率,适用于较短布线长度(< 5 英寸)
- 64 引脚非磁性 9mm × 9mm 封装
8/4 通道、16/14 位 ADS52J6x 模数转换器 (ADC) 采用 CMOS 工艺及出色的电路技术。器件可实现低功耗运行,并使用 2Vpp 满量程输入提供非常高的信噪比 (SNR) 性能。ADS52J65 器件在 5MHz 条件下可提供 80dBFS 空闲 SNR 和 78dBFS 满量程 SNR。250MHz 具有高输入带宽,因此非常适合各种应用,例如高频医学超声、磁共振成像、多通道数据采集、流式细胞术和血液学分析仪。此 ADC 集成了一个经调整可与其他器件匹配的内部基准。
ADS52J6x 具有先进的数字功能,内置带有分数抽取滤波器的数字 I/Q 解调器。此器件使用 8B/10B 格式对来自各个通道的 ADC 数据进行编码,并按照 JESD204B 标准,使用电流模式逻辑 (CML) 输出缓冲器将这些数据作为串行器/解串器 (SerDes) 数据流发送。来自所有八个通道的 ADC 数据可通过单个 CML 缓冲器(1 通道串行器/解串器)输出,数据速率限制为最大 12.8Gbps。使用串行器/解串器输出可以减少接口线路数量。通过与低功耗设计相结合,使得八个通道能够采用 9mm× 9mm VQFN 封装,实现较高的系统集成密度。ADS52J6x 还支持通过四个 CML 缓冲器(4 通道串行器/解串器)发送所有 ADC 数据的模式,从而减少低成本 FPGA 每通道的串行器/解串器数据速率。ADS52J6x 采用非磁性 VQFN 封装,不会产生任何磁伪影。该器件的额定工作温度范围为 –40°C 至 +85°C。
申请了解更多信息
可提供完整的数据表。立即申请
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | ADS52J6x 具有 JESD204B 接口的 8/4 通道 16/14 位 125MSPS 70mW/通道(8 通道时)ADC 数据表 (Rev. B) | PDF | HTML | 英语版 (Rev.B) | PDF | HTML | 2025-11-6 |
| 应用手册 | 用于流式细胞术应用的高速模数转换器和放大器 | 英语版 | 2021-8-18 |
设计与开发
如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。
ADS52J65EVM — 具有 JESD204B 接口的 ADS52J65 8 通道 16 位 125MSPS ADC 评估模块
ADS52J65 评估模块 (EVM) 是一款用于评估 ADS52J65 器件及其特性的平台。ADS52J65 可实现低功耗运行,并使用 2Vpp 满量程输入提供非常高的信噪比 (SNR) 性能。此器件具有先进的数字功能,内置带有分数抽取滤波器的数字 I/Q 解调器。此器件使用 8B/10B 格式对来自各个通道的模数转换器 (ADC) 数据进行编码,并按照 JESD204B 标准,使用电流模式逻辑 (CML) 输出缓冲器将这些数据作为串行器/解串器 (SerDes) 数据流发送。
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
模拟工程师计算器旨在加快模拟电路设计工程师经常运用的许多重复性计算。该基于 PC 的工具提供图形界面,其中显示各种常见计算列表,从使用反馈电阻器设置运算放大器增益到选择合适的电路设计元件,以稳定模数转换器 (ADC) 驱动器缓冲器电路。
除了可用作独立工具之外,该计算器还能很好地与模拟工程师口袋参考中所述的概念配合使用。
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGC) | 64 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。