ADS41B25
- 分辨率：12 位 125MSPS
- 集成高阻抗
模拟输入缓冲器:- dc 输入电容：3.5pF
- dc 输入电阻：10kΩ
- 最高采样速率：125MSPS
- 超低功耗：
- 1.8V 模拟功耗：114mW
- 3.3V 缓冲功耗：96mW
- I/O 功耗：100mW (DDR LVDS)
- 高动态性能：
- SNR: 68.3dBFS （170MHz 时）
- SFDR: 87dBc（170MHz 时）
- 输出接口：
- 支持可编程摆幅和强度的双倍数据速率 (DDR) LVDS：
- 标准摆幅：350mV
- 低摆幅：200mV
- 默认强度：100Ω 终端电阻
- 2 倍强度：50Ω 终端电阻
- 也支持 1.8V 并行 CMOS 接口
- 支持可编程摆幅和强度的双倍数据速率 (DDR) LVDS：
- 可编程增益支持 SNR/SFDR 平衡
- DC 偏移校正
- 支持低输入时钟幅度
- 封装： QFN-48 (7mm × 7mm)
PowerPAD is a trademark of Texas Instruments, Incorporated.
All other trademarks are the property of their respective owners.
ADS41B25 作为 ADS4xxx 模数转换器 (ADC) 系列成员，采用集成模拟输入缓冲器。 该器件运用创新的设计技术以实现高动态性能，且功耗极低 。 其模拟输入引脚采用缓冲器，具有跨宽频率范围的恒量性能和输入阻抗优势。 这类器件非常适合于 PA l线性化等多载波、大带宽通信应用。
ADS41B25 具有数字增益和偏移校正等功能。 该增益选项可用于在较低的满量程输入范围 （特别是高输入频率条件）下改善 SFDR 性能。 集成的 dc 偏移校正环路可用于评估和消除 ADC 偏移。 在较低的采样速率条件下， ADC 的操作功耗将自动减低，而没有性能损失。
该器件支持双数据速率 (DDR) 、低电压差动信号 (LVDS) 和 CMOS 数字输出接口。 DDR LVDS 接口（最大 500MBPS）的低数据速率实现了对基于现场可编程门阵列 (FPGA) 的低成本接收器的采用。 该器件具有可用于进一步降低功耗的低摆幅 LVDS 模式。 可提高 LVDS 输出缓冲器的强度来支持 50Ω 差分终端电阻。
器件采用紧凑型 QFN-48 封装，而且其技术规格是针对工业温度范围（–40°C 至 +85°C）拟订的。
技术文档
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 具有模拟缓冲器的 12 位 125MSPS 超低功耗 ADC 数据表 | 英语版 | 2011-3-16 | ||
| * | 用户指南 | Interfacing Altera FPGAs to ADS4249 and DAC3482 (TIDA-00069 Reference Guide) | 2012-7-10 | |||
| 应用手册 | Design Considerations for Avoiding Timing Errors during High-Speed ADC, LVDS Dat (Rev. A) | 2015-5-22 | ||||
| 应用手册 | Why Use Oversampling when Undersampling Can Do the Job? (Rev. A) | 2013-7-19 | ||||
| 应用手册 | Band-Pass Filter Design Techniques for High-Speed ADCs | 2012-2-27 | ||||
| 应用手册 | High-Speed, Analog-to-Digital Converter Basics | 2012-1-11 | ||||
| 应用手册 | CDCE62005 as Clock Solution for High-Speed ADCs | 2008-9-4 | ||||
| 应用手册 | CDCE72010 as a Clocking Solution for High-Speed Analog-to-Digital Converters | 2008-6-8 | ||||
| 应用手册 | Phase Noise Performance and Jitter Cleaning Ability of CDCE72010 | 2008-6-2 | ||||
| 应用手册 | QFN Layout Guidelines | 2006-7-28 |
设计与开发
如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。
ADS41B25EVM — ADS41B25 评估模块
ADS41B25EVM 是能让设计者评估德州仪器 (TI) ADS41B25 器件（超低功耗 12 位 125MSPS 模数转换器，带集成高阻抗输入缓冲器）的电路板。ADC 具有可配置的并行 DDR LVDS 或 CMOS 输出。EVM 提供了可在各种时钟、输入和电源条件下测试 ADS41B25 的灵活环境。
ADS41B25EVM 还包括德州仪器 (TI) 的新款 10 路输出低抖动时钟同步器和抖动消除器器件 - CDCE72010，它可用于驱动 ADS41B25 的时钟输入。我们为外部 VCXO 和晶体带通滤波器提供了开放式插槽，允许对组合的高性能 ADC (...)
TSW3085EVM — 宽带发送信号链评估板和参考设计
TSW3085 评估模块为电路板，可允许系统设计人员借助 LMK04806B（美国国家半导体的正式产品）低噪声时钟发生器/抖动消除器，评估德州仪器 (TI) 发射信号链的总性能。作为易于使用的完整射频发射解决方案，TSW3085EVM 包含用于为 DAC3482 数模转换器 (DAC) 以及 TRF3705 计时的 LMK04806B，可将来自 DAC 的 I/Q 输出向上变频为射频载体。
DAC3482 是双通道、超低功耗 16 位 1.25 GSPS DAC。
TRF3705 是高性能复数射频调制器，输出范围为 300 MHz 至 4 GHz。
LMK04806B (...)
DATACONVERTERPRO-SW — 高速数据转换器专业 GUI 安装程序，v5.31
该高速数据转换器专业版 GUI 是一款 PC（与 Windows® XP/7/10 兼容）程序，旨在帮助评估大多数 TI 高速数据转换器 [模数转换器 (ADC) 和数模转换器 (DAC)] 和模拟前端 (AFE) 平台。DATACONVERTERPRO-SW 支持整个 TSW14xxx 系列的数据采集和图形生成卡，为分析时域和频域中的数据转换器提供了快速强大的解决方案以及单音、多音和调制信号支持。此 GUI 还兼容用于快速合成单音、多音和调制信号的 TI 图形生成 GUI。
用户可以向 DATACONVERTERPRO-SW 提供自定义图形以加载到 TI DAC。支持从 ADC 捕获导出 (...)
SLAC384 — ADS41xx SPI GUI rev1.6
SBAC120 — TIGAR Support Files
ANALOG-ENGINEER-CALC — PC software analog engineer's calculator
模拟工程师计算器旨在加快模拟电路设计工程师经常运用的许多重复性计算。该基于 PC 的工具提供图形界面，其中显示各种常见计算列表，从使用反馈电阻器设置运算放大器增益到选择合适的电路设计元件，以稳定模数转换器 (ADC) 驱动器缓冲器电路。
除了可用作独立工具之外，该计算器还能很好地与模拟工程师口袋参考中所述的概念配合使用。
SBAC119 — TIGAR (Texas Instruments Graphical Evaluation of ADC Response Tool)
| 封装 | 引脚 | CAD 符号、封装和 3D 模型 |
|---|---|---|
| VQFN (RGZ) | 48 | Ultra Librarian |
订购和质量
推荐产品可能包含与 TI 此产品相关的参数、评估模块或参考设计。