74AC11138
- 专门为高速存储器解码器和数据传输系统设计
- 包含三个使能输入以简化级联和/或数据接收
- 中心引脚 VCC 和 GND 配置可更大限度地降低高速开关噪声
- EPIC™（增强性能植入式 CMOS）1µm 工艺
- 125°C 下的典型闩锁效应抑制为 500mA
- 封装选项包括塑料小外形 (D) 和薄型紧缩小外形 (PW) 封装以及标准塑料 300mil DIP (N)
74AC11138 电路设计用于需要极短传播延迟时间的高性能存储器解码或数据路由应用。
技术文档
未找到结果。请清除搜索并重试。
查看全部 1
| 顶层文档 | 类型 | 标题 | 格式选项 | 下载最新的英语版本 | 日期 | |
|---|---|---|---|---|---|---|
| * | 数据表 | 74AC11138 3 线至 8 线解码器/多路信号分离器 数据表 (Rev. C) | PDF | HTML | 英语版 (Rev.C) | PDF | HTML | 2024-7-1 |