封装信息
| 封装 | 引脚 FCBGA (ALY) | 1414 |
| 工作温度范围 (°C) -40 to 125 |
| 包装数量 | 包装 200 | LARGE T&R |
TDA4VH-Q1 的特性
处理器内核：
- 多达四个 C7x 浮点、矢量 DSP，性能高达 1.0GHz、320GFLOPS、1024GOPS
- 多达四个深度学习矩阵乘法加速器 (MMA)，性能高达 32TOPS (8b)（频率为 1.0GHz）
- 两个具有图像信号处理器 (ISP) 和多个视觉辅助加速器的视觉处理加速器 (VPAC)
- 深度和运动处理加速器 (DMPAC)
- 八核 Arm
Cortex-A72 微处理器子系统，性能高达 2.0GHz
- 每个四核 Cortex-A72 集群具有 2MB L2 共享缓存
- 每个 Cortex-A72 内核具有 32KB L1 数据缓存和 48KB L1 指令缓存
- 八个 Arm
Cortex-R5F MCU，性能高达 1.0GHz
- 16K 指令缓存，16K 数据缓存，64K L2 TCM
- 隔离 MCU 子系统中有两个 Arm Cortex-R5F MCU
- 通用计算分区中有六个 Arm Cortex-R5F MCU
- GPU IMG BXS-4-64，256kB 缓存，高达 800MHz，50GFLOPS，4GTexels/s
- 定制设计的互联结构，支持接近于最高的处理能力
存储器子系统：
- 高达 8MB 的片上 L3 RAM（具有 ECC 和一致性）
- ECC 错误保护
- 共享一致性缓存
- 支持内部 DMA 引擎
- 多达四个具有 ECC 的外部存储器接口 (EMIF) 模块
- 支持 LPDDR4 存储器类型
- 支持高达 4266MT/s 的速度
- 多达 4 个具有内联 ECC 的 32 位总线，速率高达 68GB/s
- 通用存储器控制器 (GPMC)
- MAIN 域中有 3 个 512KB 片上 SRAM，受 ECC 保护
功能安全：
- 以功能安全合规型为目标（在部分器件型号上）
- 专为功能安全应用开发
- 可提供使 ISO 26262 功能安全系统设计满足 ASIL-D/SIL-3 要求的文档
- 系统功能符合 ASIL-D/SIL-3 要求
- 对于 MCU 域，硬件完整性符合 ASIL-D/SIL-3 要求
- 对于 MAIN 域，硬件完整性符合 ASIL-B/SIL-2 要求
- 对于 MAIN 域的扩展 MCU (EMCU) 部分，硬件完整性符合 ASIL-D/SIL-3 要求
- 安全相关认证
- 计划通过 的 ISO 26262 认证
- 符合 AEC-Q100 标准（以 Q1 结尾的器件型号）
器件安全（在部分器件型号上）：
- 安全引导，提供安全运行时支持
- 客户可编程的根密钥，级别高达 RSA-4K 或 ECC-512
- 嵌入式硬件安全模块
- 加密硬件加速器 – 带 ECC 的 PKA、AES、SHA、RNG、DES 和 3DES
高速串行接口：
- 集成以太网交换机，支持最多 8 个 (TDA4xH) 或 4 个 (TDA4xP) 外部端口
- 两个端口支持 5Gb、10Gb USXGMII/XFI
- 所有端口均支持 1Gb、2.5Gb SGMII
- 所有端口均可支持 QSGMII。最多可启用 2 个 (TDA4xH) 或 1 个 (TDA4xP) QSGMII，并使用全部 8 个或 4 个内部通道
- 多达 4 个 2L/2 个 4L (TDA4xH) 或 2 个 2L/1 个 4L (TDA4xP) PCI-Express (PCIe) 第 3 代控制器
- 第 1 代 (2.5GT/s)、第 2 代 (5.0GT/s) 和第 3 代 (8.0GT/s) 运行，具有自动协商功能
- 一个 USB 3.0 双重角色器件 (DRD) 子系统
- 增强型超高速第一代端口
- 支持 Type-C 开关
- 可独立配置为 USB 主机、USB 外设或 USB DRD
- 三个 CSI2.0 4L RX 和两个 CSI2.0 4L TX
以太网
- 两个 RGMII/RMII 接口
汽车接口：
- 20 个模块化控制器局域网 (MCAN) 模块，具有完整 CAN-FD 支持
显示子系统：
- 两个 DSI 4L TX（高达 2.5k）
- 1 个 eDP/DP 接口，具有多显示器支持 (MST)
- 一个 DPI
音频接口：
- 5 个多通道音频串行端口 (MCASP) 模块
视频加速：
- H.264/H.265 编码/解码，高达 960MP/s (TDA4xH) 或 480MP/s (TDA4xP)
闪存接口：
- 嵌入式多媒体卡接口 (eMMC™ 5.1)
- 一个安全数字 3.0/安全数字输入输出 3.0 接口 (SD3.0/SDIO3.0)
- 具有 2 个通道的通用闪存 (UFS 2.1) 接口
- 两个独立闪存接口，配置为
- 一个 OSPI 或 HyperBus™ 或 QSPI 闪存接口，以及
- 一个 QSPI 闪存接口
片上系统 (SoC) 架构：
- 16nm FinFET 技术
- 31mm × 31mm、0.8mm 间距、1414 引脚 FCBGA (ALY)，可实现 IPC 3 级 PCB 布线
TPS6594-Q1 配套电源管理 IC (PMIC)：
- 等级高达 ASIL-D 的功能安全支持
- 灵活的映射，可支持不同的用例
TDA4VH-Q1 的说明
TDA4VH TDA4AH TDA4VP TDA4AP 处理器系列基于不断发展的 Jacinto™ 7 架构，面向 ADAS 和自动驾驶车辆 (AV) 应用，基于 TI 在 ADAS 处理器市场上十多年的先进地位所积累的广泛市场知识而构建。在以符合功能安全标准为目标的架构中，独特的高性能计算、深度学习引擎、信号和图像处理专用加速器的组合使 TDA4VH TDA4AH TDA4VP TDA4AP 器件非常适合多种成像、视觉、雷达、传感器融合和 AI 应用，例如：机器人、移动机械、非公路用车控制器、机器视觉、AI 盒、网关、零售自动化、医疗成像等。TDA4VH TDA4AH TDA4VP TDA4AP 以业界卓越的功耗/性能比为传统和深度学习算法提供高性能计算，并具有很高的系统集成度，可使支持集中式 ECU 或独立传感器中多种传感器模式的高级汽车平台实现可扩展性和更低的成本。关键内核包括具有标量和矢量内核的下一代 DSP、专用深度学习和传统算法加速器、用于通用计算的最新 Arm 和 GPU 处理器、集成式下一代成像子系统 (ISP)、视频编解码器、以太网集线器以及隔离式 MCU 岛。所有这些都由汽车级安全硬件加速器提供保护。
主要高性能内核概述
“C7x”下一代 DSP 将 TI 业界先进的 DSP 和 EVE 内核整合到单个性能更高的内核中，并增加了浮点矢量计算功能，从而实现了对旧代码的向后兼容性，同时简化了软件编程。在典型的汽车最高结温 125°C 下运行时，新型“MMA”深度学习加速器可在业界超低的功率范围内实现高达 8TOPS 的性能。专用的 ADAS/AV 硬件加速器可提供视觉预处理以及距离和运动处理，而不会影响系统性能。
通用计算内核和集成概述
对 Arm Cortex-A72 的独立八核集群配置有助于实现多操作系统应用，而且对软件管理程序的需求非常低。八个 Arm® Cortex®-R5F 子系统能够管理低级的时序关键型处理任务，使 Arm® Cortex®-A72 内核不受应用的影响。集成的 IMG BXS-4-64 GPU 可提供高达 50GFLOPS 的性能，从而为增强视觉应用实现动态 3D 渲染。TI 的第 7 代 ISP 以现有出色的 ISP 为基础，能够灵活地处理更广泛的传感器套件，支持更高的位深度，并且具有面向分析应用的特性。集成的诊断和安全功能可支持高达 ASIL-D/SIL-3 级别的操作，同时集成的安全功能可保护数据免受现代攻击。为了实现需要大量数据带宽的系统，提供了 PCIe 集线器和千兆位以太网交换机以及 CSI-2 端口，以支持众多传感器输入的吞吐量。为了进一步集成，TDA4VH TDA4AH TDA4VP TDA4AP 系列还包含一个 MCU 岛，无需使用外部系统微控制器。
