产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 Inputs per channel 2 IOL (max) (mA) 32 IOH (max) (mA) -32 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Ultra high speed (tpd <5ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 SSOP (DCT) 8 11.8 mm² 2.95 x 4 VSSOP (DCU) 8 6.2 mm² 2 x 3.1
  • 符合汽车应用要求
  • 具有符合 AEC-Q100 的下列结果:
    • 器件温度 1 级:-40°C 至 125°C 的环境运行温度范围
    • 器件人体模型 (HBM) 静电放电 (ESD) 分类等级 H2
    • 器件充电器件模型 (CDM) ESD 分类等级 C3B
  • 输入接受的电压达到 5.5V
  • 3.3V 时,最大传播(延迟)时间为 3.8ns
  • 低功耗,最大电源电流 10μA
  • 3.3V 时,输出驱动 ±24mA
  • 在VCC=3.3 V,TA=25°C 时,典型电压输出低峰值(输出地弹反射)
    <0.8V
  • 在 VCC=3.3V,TA=25°C 时,典型电压输出高谷值 (VOH下冲)
    >2V
  • I关闭状态电流支持部分断电模式运行
  • 符合汽车应用要求
  • 具有符合 AEC-Q100 的下列结果:
    • 器件温度 1 级:-40°C 至 125°C 的环境运行温度范围
    • 器件人体模型 (HBM) 静电放电 (ESD) 分类等级 H2
    • 器件充电器件模型 (CDM) ESD 分类等级 C3B
  • 输入接受的电压达到 5.5V
  • 3.3V 时,最大传播(延迟)时间为 3.8ns
  • 低功耗,最大电源电流 10μA
  • 3.3V 时,输出驱动 ±24mA
  • 在VCC=3.3 V,TA=25°C 时,典型电压输出低峰值(输出地弹反射)
    <0.8V
  • 在 VCC=3.3V,TA=25°C 时,典型电压输出高谷值 (VOH下冲)
    >2V
  • I关闭状态电流支持部分断电模式运行

这个双路上输入正或门被设计用于 1.65V 至 5.5V 集流器电源电压运行。

SN74LVC2G32-Q1 在正逻辑中执行布尔函数 。

NanoFree 封装技术是IC 封装概念的一项重大突破,它将硅晶片用作封装。

该器件完全符合使用关闭状态电流的部分断电应用的规范要求。 关闭状态电流电路禁用输出,从而可防止其断电时破坏性电流从该器件回流。

这个双路上输入正或门被设计用于 1.65V 至 5.5V 集流器电源电压运行。

SN74LVC2G32-Q1 在正逻辑中执行布尔函数 。

NanoFree 封装技术是IC 封装概念的一项重大突破,它将硅晶片用作封装。

该器件完全符合使用关闭状态电流的部分断电应用的规范要求。 关闭状态电流电路禁用输出,从而可防止其断电时破坏性电流从该器件回流。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 30
类型 标题 下载最新的英语版本 日期
* 数据表 双路双输入正或门 数据表 下载英文版本 PDF | HTML 2012年 9月 24日
应用简报 Optimizing Board Space for Discrete LOGIC Designs Using Smallest Package Solutio (Rev. A) PDF | HTML 2022年 9月 29日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 下载最新的英文版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 下载英文版本 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 下载英文版本 (Rev.A) 2006年 3月 23日
产品概述 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

5-8-LOGIC-EVM — 支持 5 至 8 引脚 DCK、DCT、DCU、DRL 和 DBV 封装的通用逻辑评估模块

灵活的 EVM 设计用于支持具有 5 至 8 引脚数且采用 DCK、DCT、DCU、DRL 或 DBV 封装的任何器件。
用户指南: PDF
TI.com 上无现货
仿真模型

SN74LVC2G32 Behavioral SPICE Model

SCEM612.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC2G32 IBIS Model (Rev. A)

SCEM284A.ZIP (45 KB) - IBIS Model
封装 引脚 下载
DSBGA (YZP) 8 查看选项
SSOP (DCT) 8 查看选项
VSSOP (DCU) 8 查看选项

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频