产品详情

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 4 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 4 IOL (max) (mA) 24 Supply current (max) (µA) 40 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 SSOP (DB) 14 48.36 mm² 6.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4 VQFN (RGY) 14 12.25 mm² 3.5 x 3.5
  • 3-State Outputs
  • Separate OE for all 4 buffers
  • Operates From 1.65 V to 3.6 V
  • Specified From –40°C to 85°C
    and –40°C to 125°C
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.8 ns at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    > 2 V at VCC = 3.3 V, TA = 25°C
  • Latch-Up Performance Exceeds 250 mA
    Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 200-V Machine Model
    • 1000-V Charged-Device Model
  • APPLICATIONS
    • Cable Modem Termination Systems
    • IP Phones: Wired and Wireless
    • Optical Modules
    • Optical Networking:
      • EPON or Video Over Fiber
    • Point-to-Point Microwave Backhaul
    • Power: Telecom DC/DC Modules:
      • Analog or Digital
    • Private Branch Exchanges (PBX)
    • TETRA Base Stations
    • Telecom Base Band Units
    • Telecom Shelters:
      • Filter Units
      • Power Distribution Units (PDU)
      • Power Monitoring Units (PMU)
      • Wireless Battery Monitoring
      • Remote Electrical Tilt Units (RET)
      • Remote Radio Units (RRU)
      • Tower Mounted Amplifiers (TMA)
    • Vector Signal Analyzers and Generators
    • Video Conferencing: IP-Based HD
    • WiMAX and Wireless Infrastructure Equipment
    • Wireless Communications Testers
    • xDSL Modems and DSLAM

All other trademarks are the property of their respective owners

  • 3-State Outputs
  • Separate OE for all 4 buffers
  • Operates From 1.65 V to 3.6 V
  • Specified From –40°C to 85°C
    and –40°C to 125°C
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 4.8 ns at 3.3 V
  • Typical VOLP (Output Ground Bounce)
    < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot)
    > 2 V at VCC = 3.3 V, TA = 25°C
  • Latch-Up Performance Exceeds 250 mA
    Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 200-V Machine Model
    • 1000-V Charged-Device Model
  • APPLICATIONS
    • Cable Modem Termination Systems
    • IP Phones: Wired and Wireless
    • Optical Modules
    • Optical Networking:
      • EPON or Video Over Fiber
    • Point-to-Point Microwave Backhaul
    • Power: Telecom DC/DC Modules:
      • Analog or Digital
    • Private Branch Exchanges (PBX)
    • TETRA Base Stations
    • Telecom Base Band Units
    • Telecom Shelters:
      • Filter Units
      • Power Distribution Units (PDU)
      • Power Monitoring Units (PMU)
      • Wireless Battery Monitoring
      • Remote Electrical Tilt Units (RET)
      • Remote Radio Units (RRU)
      • Tower Mounted Amplifiers (TMA)
    • Vector Signal Analyzers and Generators
    • Video Conferencing: IP-Based HD
    • WiMAX and Wireless Infrastructure Equipment
    • Wireless Communications Testers
    • xDSL Modems and DSLAM

All other trademarks are the property of their respective owners

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.

The SN74LVC125A device features independent line drivers with 3-state outputs. Each output is disabled when the associated output-enable (OE) input is high.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of this device as a translator in a mixed 3.3-V/5-V system environment.

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.

The SN74LVC125A device features independent line drivers with 3-state outputs. Each output is disabled when the associated output-enable (OE) input is high.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

Inputs can be driven from either 3.3-V or 5-V devices. This feature allows the use of this device as a translator in a mixed 3.3-V/5-V system environment.

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能优于比较器件,可直接替换
SN74AHC125 正在供货 具有三态输出的 4 通道、2V 至 5.5V 缓冲器 Longer avg. propogation delay (12ns), lower avg. drive strength (9mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 31
类型 项目标题 下载最新的英语版本 日期
* 数据表 SN74LVC125A Quadruple Bus Buffer Gate With 3-State Outputs 数据表 (Rev. Q) PDF | HTML 2015年 1月 25日
应用手册 使用逻辑器件优化光纤网络终端装置 PDF | HTML 下载英文版本 PDF | HTML 2023年 4月 10日
应用手册 Optimizing Board Space for Discrete LOGIC Designs Using Smallest Package Solutio (Rev. A) PDF | HTML 2022年 9月 29日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 How to Select Little Logic (Rev. A) 2016年 7月 26日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
选择指南 小尺寸逻辑器件指南 (Rev. E) 下载最新的英文版本 (Rev.G) 2012年 7月 16日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 CMOS 非缓冲反向器在振荡器电路中的使用 下载英文版本 2006年 3月 23日
应用手册 选择正确的电平转换解决方案 (Rev. A) 下载英文版本 (Rev.A) 2006年 3月 23日
更多文献资料 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
用户指南 LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
应用手册 Texas Instruments Little Logic Application Report 2002年 11月 1日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
更多文献资料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 LVC Characterization Information 1996年 12月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
设计指南 Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

14-24-LOGIC-EVM — 支持 14 到 24 引脚 PW、DB、D、DW、NS、DYY 和 DGV 封装的通用逻辑 EVM

该 EVM 设计用于支持采用 14 至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
下载英文版本 (Rev.B): PDF | HTML
TI.com 上无现货
评估板

14-24-NL-LOGIC-EVM — 通用 14 至 24 引脚无铅封装评估模块

Flexible EVM designed to support any logic or translation device that has a BQA, BQB, RGY (14-24 pin), RSV, RJW, or RHL package.
用户指南: PDF | HTML
下载英文版本 (Rev.A): PDF | HTML
TI.com 上无现货
仿真模型

HSPICE Model for SN74LVC125A

SCEJ248.ZIP (97 KB) - HSpice Model
仿真模型

SN74LVC125A Behavioral SPICE Model

SCAM111.ZIP (7 KB) - PSpice Model
仿真模型

SN74LVC125A IBIS Model (Rev. C)

SCEM013C.ZIP (45 KB) - IBIS Model
仿真模型

SN74LVC125A PSpice Transient Model

SCAM059.ZIP (30 KB) - PSpice Model
仿真模型

SN74LVC125A TINA-TI Transient Reference Design

SCAM060.ZIP (44 KB) - TINA-TI Reference Design
仿真模型

SN74LVC125A TINA-TI Transient Spice Model

SCAM061.ZIP (9 KB) - TINA-TI Spice Model
参考设计

TIDA-00189 — 隔离式回路供电的热电偶发送器参考设计

由隔离式环路供电的热电偶发送器参考设计是可为 4 至 20mA 隔离式电流环路应用提供 K 型热电偶精度测量的系统解决方案。此设计旨在用作评估模块,可供用户快速进行原型设计并开发适用于过程控制和工厂自动化的终端产品。用作温度传感器的热电偶可能面临的挑战包括输出电压低、灵敏性差以及不具备线性特征;此外,由于工业环境中高于 100V 的接地电势差很普遍,热电偶和信号调节电路必须实现电隔离。该设计文件包括设计注意事项、方框图、原理图、物料清单 (BOM)、层图、Altium 文件、Gerber 文件和 MSP430 固件。
设计指南: PDF
原理图: PDF
封装 引脚数 下载
SOIC (D) 14 了解详情
SOP (NS) 14 了解详情
SSOP (DB) 14 了解详情
TSSOP (PW) 14 了解详情
VQFN (RGY) 14 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

支持与培训

视频