产品详情

Number of channels 4 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 28 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (µA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -40 to 85 Rating Catalog
Number of channels 4 Technology family HC Supply voltage (min) (V) 2 Supply voltage (max) (V) 6 Input type Standard CMOS Output type Push-Pull Clock frequency (max) (MHz) 28 IOL (max) (mA) 5.2 IOH (max) (mA) -5.2 Supply current (max) (µA) 80 Features Balanced outputs, High speed (tpd 10-50ns), Positive input clamp diode Operating temperature range (°C) -40 to 85 Rating Catalog
PDIP (N) 16 181.42 mm² 19.3 x 9.4 SOIC (D) 16 59.4 mm² 9.9 x 6 SOP (NS) 16 79.56 mm² 10.2 x 7.8 SSOP (DB) 16 48.36 mm² 6.2 x 7.8 TSSOP (PW) 16 32 mm² 5 x 6.4
  • 2V 至 6V 的宽工作电压范围
  • 输出可驱动多达 10 个 LSTTL 负载
  • 低功耗,ICC 最大值为 80µA
  • 包含四个具有双轨输出的触发器
  • tpd典型值 = 13ns
  • ±4mA 输出驱动(在 5 V 时)
  • 低输出电流,最大值 1µA
  • 2V 至 6V 的宽工作电压范围
  • 输出可驱动多达 10 个 LSTTL 负载
  • 低功耗,ICC 最大值为 80µA
  • 包含四个具有双轨输出的触发器
  • tpd典型值 = 13ns
  • ±4mA 输出驱动(在 5 V 时)
  • 低输出电流,最大值 1µA

这些正边沿触发式 D 型触发器具有直接清零 (CLR) 输入。’HC175 器件具有来自每个触发器的互补输出。

这些正边沿触发式 D 型触发器具有直接清零 (CLR) 输入。’HC175 器件具有来自每个触发器的互补输出。

下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索,并重试。
查看全部 16
类型 项目标题 下载最新的英语版本 日期
* 数据表 SNx4HC175 具有清零功能的四路 D 型触发器 数据表 (Rev. F) PDF | HTML 下载英文版本 (Rev.F) PDF | HTML 2022年 7月 1日
更多文献资料 Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日
更多文献资料 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
更多文献资料 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
更多文献资料 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
更多文献资料 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
更多文献资料 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
更多文献资料 使用逻辑器件进行设计 (Rev. C) 1997年 6月 1日
更多文献资料 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
更多文献资料 Live Insertion 1996年 10月 1日
更多文献资料 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
更多文献资料 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

设计和开发

如需其他信息或资源,请查看下方列表,点击标题即可进入详情页面。

评估板

14-24-LOGIC-EVM — 支持 14 到 24 引脚 PW、DB、D、DW、NS、DYY 和 DGV 封装的通用逻辑 EVM

该 EVM 设计用于支持采用 14 至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
下载英文版本 (Rev.B): PDF | HTML
TI.com 上无现货
封装 引脚数 下载
PDIP (N) 16 了解详情
SOIC (D) 16 了解详情
SOP (NS) 16 了解详情
SSOP (DB) 16 了解详情
TSSOP (PW) 16 了解详情

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

支持与培训

视频