每个通道都具有独立的 DIR 控制输入
控制输入电平 V_IH/V_IL 以 V_CCA 电压为基准
完全可配置的双轨设计，支持各个端口在 1.1V 至 3.6V 的整个电源电压范围内运行
I/O 可承受 4.6V 的电压
I_off 支持局部断电模式运行
典型数据速率
- 380Mbps（1.8V 至 3.3V 转换）
- 200Mbps（低于 1.8V 至 3.3V 转换）
- 200Mbps（转换至 2.5V 或 1.8V）
- 150Mbps（转换至 1.5V）
- 100Mbps（转换至 1.2V）
闩锁性能超过 100mA，符合 JESD 78 II 类规范的要求
ESD 保护超过以下等级（测试符合 JESD 22 标准）
- ±8000V 人体放电模型 (A114-A)
- 250V 机器放电模型 (A115-A)
- ±1500V 充电器件模型 (C101)

open-in-new

查找其它方向控制型电压转换器

这款 4 位同相总线收发器使用两个独立的可配置电源轨。A 端口旨在跟踪 V_CCA。V_CCA 可接受 1.1V 到 3.6V 范围内的任意电源电压。B 端口旨在跟踪 V_CCB。V_CCB 可接受 1.1V 到 3.6V 范围内的任意电源电压。SN74AVC4T774 针对 1.4V 至 3.6V 的 V_CCA/V_CCB 进行了优化。该器件可在低至 1.2V 的 V_CCA/V_CCB 下运行。这样就可以在 1.2V、1.5V、1.8V、2.5V 和 3.3V 电压节点之间任意进行通用低压双向转换。

SN74AVC4T774 旨在实现数据总线间的异步通信。方向控制 (DIR) 输入和输出使能 (OE) 输入的逻辑电平会激活 B 端口或 A 端口输出，或者将这两个输出端口置于高阻抗模式。当 B 输出被激活时，此器件将数据从 A 总线发送到 B 总线，而当 A 输出被激活时，此器件将数据从 B 总线发送到 A 总线。A 端口和 B 端口上的输入电路一直处于激活状态并且必须施加一个逻辑高或低电平，从而防止过大的 I_CC 和 I_CCZ。

open-in-new

查找其它方向控制型电压转换器

下载

技术文档

star

= TI 精选相关文档

未找到结果。请清除搜索，并重试。

查看所有 19

	类型	标题	下载最新的英文版本	日期
*	数据表	SN74AVC4T774 具有可配置电压电平转换和三态输出以及独立方向控制输入的 4 位双电源总线收发器数据表 (Rev. F)	下载最新的英文版本 (Rev.G)	2021年 1月 16日
	应用手册	SPI、UART、RGMII、JTAG 接口的低电压转换 (Rev. B)	下载英文版本 (Rev.B)	2021年 8月 11日
	应用手册	可视门铃设计优化和通用逻辑用例 (Rev. A)	下载英文版本 (Rev.A)	2021年 8月 11日
	选择指南	Voltage Translation Buying Guide (Rev. A)		2021年 4月 15日
	选择指南	Logic Guide (Rev. AB)		2017年 6月 12日
	白皮书	Solving CMOS Transition Rate Issues Using Schmitt Trigger Solution (Rev. A)		2017年 5月 1日
	应用手册	Understanding and Interpreting Standard-Logic Data Sheets (Rev. C)		2015年 12月 2日
	应用手册	Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards (Rev. B)		2015年 4月 30日
	选择指南	逻辑器件指南 2014 (Rev. AA)	下载最新的英文版本 (Rev.AB)	2014年 11月 17日
	用户指南	LOGIC Pocket Data Book (Rev. B)		2007年 1月 16日
	应用手册	选择正确的电平转换解决方案 (Rev. A)	下载英文版本 (Rev.A)	2006年 3月 23日
	应用手册	Semiconductor Packing Material Electrostatic Discharge (ESD) Protection		2004年 7月 8日
	更多文献资料	Logic Cross-Reference (Rev. A)		2003年 10月 7日
	更多文献资料	LCD Module Interface Application Clip		2003年 5月 9日
	用户指南	AVC Advanced Very-Low-Voltage CMOS Logic Data Book, March 2000 (Rev. C)		2002年 8月 20日
	更多文献资料	Standard Linear & Logic for PCs, Servers & Motherboards		2002年 6月 13日
	应用手册	16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B)		2002年 5月 22日
	应用手册	Dynamic Output Control (DOC) Circuitry Technology And Applications (Rev. B)		1999年 7月 7日
	应用手册	AVC Logic Family Technology and Applications (Rev. A)		1998年 8月 26日

设计与开发

有关其他条款或所需资源，请点击下面的任何链接来查看详情页面。

硬件开发

评估板下载

支持 14 到 24 引脚 PW、DB、D、DW、NS、P、N 和 DGV 封装的通用逻辑 EVM

14-24-LOGIC-EVM

document-generic

用户指南

说明

This EVM is designed to support any logic device that has a D, DW, DB, NS, PW, P, N, or DGV package in a 14 to 24 pin count.

特性

Board design allows for versatility in evaluation
Supports a wide-range of logic devices

查看详细信息

评估板下载

Generic 14 through 24 pin non-leaded package evaluation module

14-24-NL-LOGIC-EVM

document-generic

用户指南

说明

Flexible EVM designed to support any logic or translation device that has a BQA, BQB, RGY (14-24 pin), RSV, RJW, or RHL package.

特性

Board design allows for versatility in evaluation
Supports a wide-range of logic and translation devices with included dual supply support
Board has 9 sections that can be broken apart for a smaller form factor

查看详细信息