主页 逻辑和电压转换 缓冲器、驱动器和收发器 同相缓冲器和驱动器
主页
逻辑和电压转换
缓冲器、驱动器和收发器
同相缓冲器和驱动器

SN74ALVC125

正在供货

具有三态输出的 4 通道、1.65V 至 3.6V 缓冲器

立即订购
数据表

SN74ALVC125

正在供货
数据表 立即订购

产品详情

Technology family ALVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 4 IOL (max) (mA) 24 Supply current (max) (µA) 10 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
Technology family ALVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 3.6 Number of channels 4 IOL (max) (mA) 24 Supply current (max) (µA) 10 IOH (max) (mA) -24 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4 TVSOP (DGV) 14 23.04 mm² 3.6 x 6.4
  • Operates From 1.65 V to 3.6 V
  • Max tpd of 2.8 ns at 3.3 V
  • ±24-mA Output Drive at 3.3 V
  • Latch-Up Performance Exceeds 250 mA Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Operates From 1.65 V to 3.6 V
  • Max tpd of 2.8 ns at 3.3 V
  • ±24-mA Output Drive at 3.3 V
  • Latch-Up Performance Exceeds 250 mA Per JESD 17
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.

The SN74ALVC125 features independent line drivers with 3-state outputs. Each output is disabled when the associated output-enable (OE)\ input is high.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

This quadruple bus buffer gate is designed for 1.65-V to 3.6-V VCC operation.

The SN74ALVC125 features independent line drivers with 3-state outputs. Each output is disabled when the associated output-enable (OE)\ input is high.

To ensure the high-impedance state during power up or power down, OE\ should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.
filter 查找其他 同相缓冲器和驱动器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 19
顶层文档 类型 标题 格式选项 下载最新的英语版本 日期
* 数据表 SN74ALVC125 数据表 (Rev. H) 2004年 9月 17日
选择指南 Logic Guide (Rev. AC) PDF | HTML 2025年 11月 13日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AC) PDF | HTML 2014年 11月 17日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
用户指南 ALVC Advanced Low-Voltage CMOS Including SSTL, HSTL, And ALB (Rev. B) 2002年 8月 1日
更多文献资料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
应用手册 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
应用手册 Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies (Rev. A) 1999年 9月 8日
应用手册 TI SN74ALVC16835 Component Specification Analysis for PC100 1998年 8月 3日
应用手册 Logic Solutions for PC-100 SDRAM Registered DIMMs (Rev. A) 1998年 5月 13日
应用手册 Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
应用手册 Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
应用手册 Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

设计与开发

如需其他信息或资源，请点击以下任一标题进入详情页面查看（如有）。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 设计用于支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
仿真模型

HSPICE MODEL OF SN74ALVC125

SCEJ216.ZIP (97 KB) - HSpice Model
下载
仿真模型

SN74ALVC125 Behavioral SPICE Model

SCEM765.ZIP (7 KB) - PSpice Model
下载
仿真模型

SN74ALVC125 IBIS Model

SCEM243.ZIP (45 KB) - IBIS Model
下载
参考设计

TIDA-00195 — 适用于三相逆变器系统参考设计的隔离式 IGBT 栅极驱动器评估平台

TIDA-00195 参考设计包含 22kW 功率级以及 TI 全新增强型隔离式 IGBT 栅极驱动器 ISO5852S，该设计用于各种应用中的电机控制。此设计允许对 ISO5852S 在三相逆变器中的性能进行评估，该逆变器包含额定电流为 50A-200A 的1200V IGBT 模块。

评估的一些重要功能和性能包括使用 DESAT 检测的短路保护、软关断、不同逆变器 dv/dt 下有源米勒钳位的有效性，以及 IGBT 栅极驱动器在系统级的 ESD/EFT 性能（源自可调速度电气电源驱动系统 (IEC61800-3)）。Piccolo launch pad LAUNCHXL-F28027 (...)

用户指南: PDF
原理图: PDF
英语版 (Rev.A): PDF
参考设计

TIDEP0036 — 使用 TMS320C6657 实现高效 OPUS 编解码器解决方案的参考设计

TIDEP0036 参考设计提供了一个在 TMS320C6657 器件上轻松运行 TI 优化型 Opus 编码器/解码器的示例。由于 Opus 支持多种比特率、帧大小和采样率，所有这些都具有较低的延迟，因此它适用于语音通信、联网音频甚至高性能音频处理应用。   此设计还重点介绍了在 DSP 上实施 Opus 编解码器时与在 ARM 等通用处理器上实施 Opus 编解码器时所实现的性能改进。  根据常规用途处理器上运行的代码的优化级别，在 C66x TI DSP 内核上实现 Opus 编解码器的性能可以是 ARM CORTEX A-15 实现方案的 3 倍。TMS320C66x DSP (...)
设计指南: PDF
原理图: PDF
封装 引脚 CAD 符号、封装和 3D 模型
SOIC (D) 14 Ultra Librarian
SOP (NS) 14 Ultra Librarian
TSSOP (PW) 14 Ultra Librarian
TVSOP (DGV) 14 Ultra Librarian
适用于评估类项目的 TI 标准条款与条件。

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息：
  • 制造厂地点
  • 封装厂地点

支持和培训

视频