DP83865
- Ultra low power consumption typically 1.1 watt
- Fully compliant with IEEE 802.3 10BASE-T, 100BASE-TX and 1000BASE-T specifications
- Integrated PMD sublayer featuring adaptive equalization and baseline wander compensation according to ANSI X3.T12
- 3.3V or 2.5V MAC interfaces:
- IEEE 802.3u MII
- IEEE 802.3z GMII
- RGMII version 1.3
- User programmable GMII pin ordering
- IEEE 802.3u Auto-Negotiation and Parallel Detection
- Fully Auto-Negotiates between 1000 Mb/s, 100 Mb/s, and 10 Mb/s full duplex and half duplex devices
- Speed Fallback mode to achieve quality link
- Cable length estimator
- LED support for activity, full / half duplex, link1000, link100 and link10, user programmable (manual on/off), or reduced LED mode
- Supports 25 MHz operation with crystal or oscillator.
- Requires only two power supplies, 1.8V (core and analog) and 2.5V (analog and I/O). 3.3V is supported as an alternative supply for I/O voltage
- User programable interrupt
- Supports Auto-MDIX at 10, 100 and 1000 Mb/s
- Supports JTAG (IEEE1149.1)
- 128-pin PQFP package (14mm x 20mm)
The DP83865 is a fully featured Physical Layer transceiver with integrated PMD sublayers to support 10BASE-T, 100BASE-TX and 1000BASE-T Ethernet protocols.
The DP83865 is an ultra low power version of the DP83861 and DP83891. It uses advanced 0.18 um, 1.8 V CMOS technology, fabricated at National Semiconductors South Portland, Maine facility.
The DP83865 is designed for easy implementation of 10/100/1000 Mb/s Ethernet LANs. It interfaces directly to Twisted Pair media via an external transformer. This device interfaces directly to the MAC layer through the IEEE 802.3u Standard Media Independent Interface (MII), the IEEE 802.3z Gigabit Media Independent Interface (GMII), or Reduced GMII (RGMII).
The DP83865 is a fourth generation Gigabit PHY with field proven architecture and performance. Its robust performance ensures drop-in replacement of existing 10/100 Mbps equipment with ten to one hundred times the performance using the existing networking infrastructure.
技术文档
| 类型 | 项目标题 | 下载最新的英语版本 | 日期 | |||
|---|---|---|---|---|---|---|
| * | 数据表 | DP83865 Gig PHYTER V 10/100/1000 Ethernet Physical Layer 数据表 (Rev. B) | 2007年 12月 11日 | |||
| 应用手册 | AN-1511 Cable Discharge Event (Rev. A) | 2013年 4月 26日 | ||||
| 应用手册 | DP83865 Gig PHYTER V 10/100/1000 Ethernet Physical Layer Design Guide (Rev. D) | 2013年 4月 26日 | ||||
| 应用手册 | DP83865/864 Gigabit Physical Layer Device Trouble Shooting Guide (Rev. A) | 2013年 4月 26日 | ||||
| 应用手册 | Dual Foot Print Layout Notes for DP83865 Gig PHYTER V & DP83847 DS PHYTER II (Rev. A) | 2013年 4月 26日 | ||||
| 应用手册 | PhyworkX Ethernet PHY Development Kit | 2012年 2月 27日 | ||||
| 应用手册 | App Note 1408 Designing Pwr Over Ethernet Using LM5070 and DP83865 | 2011年 11月 23日 | ||||
| 应用手册 | Application Note 1511 Cable Discharge Event (cn) | 下载最新的英文版本 (Rev.A) | 2006年 7月 6日 | |||
| 应用手册 | App Note 1301 Dual Foot Print Layout Notes for DP83865 Gig PHYTER V | 下载最新的英文版本 (Rev.A) | 2004年 5月 3日 |
设计和开发
如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。
ETHERNET-SW — 以太网 PHY Linux 驱动器和工具
此 USB-2-MDIO 软件在调试和原型设计期间可实现直接寄存器访问。 此工具支持所有 TI 以太网 PHY。
启用驱动程序支持
使用“make menuconfig”（也可以使用“make xconfig”或“make nconfig”）配置内核
Menuconfig 位置
//更改以下示例中的符号字段以匹配部件号
符号：DP83848_PHY [=y]
类型：tristate
提示：德州仪器 (TI) DP83848 PHY 驱动程序
位置：
(...)
PSPICE-FOR-TI — 适用于 TI 设计和模拟工具的 PSpice®
借助 PSpice for TI 的设计和仿真环境及其内置的模型库，您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案，然后再进行布局和制造，可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中，您可以搜索 TI (...)
TINA-TI — 基于 SPICE 的模拟仿真程序
TINA-TI 安装需要大约 500MB。直接安装，如果想卸载也很容易。我们相信您肯定会爱不释手。
TINA 是德州仪器 (TI) 专有的 DesignSoft 产品。该免费版本具有完整的功能，但不支持完整版 TINA 所提供的某些其他功能。
如需获取可用 TINA-TI 模型的完整列表，请参阅：SpiceRack - 完整列表
需要 HSpice (...)
| 封装 | 引脚数 | 下载 |
|---|---|---|
| QFP (NND) | 128 | 了解详情 |
订购和质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/时基故障估算
- 材料成分
- 认证摘要
- 持续可靠性监测