产品详细信息
参数
封装|引脚|尺寸
特性
- Phase-Lock Loop Clock Driver for Synchronous DRAM and General-Purpose Applications
- Spread Spectrum Clock Compatible
- Operating Frequency: 24 MHz to 200 MHz
- Low Jitter (Cycle-to-Cycle): < |150 ps| (Over 66 MHz to 200 MHz Range)
- Distributes One Clock Input to One Bank of Five Outputs (CLKOUT Used to Tune the Input-Output Delay)
- Three-States Outputs When There Is No Input Clock
- Operates From Single 3.3-V Supply
- Available in 8-Pin TSSOP and 8-Pin SOIC Packages
- Consumes Less Than 100 mA (Typical) in Power-Down Mode
- Internal Feedback Loop Is Used to Synchronize the Outputs to the Input Clock
- 25-Ω On-Chip Series Damping Resistors
- Integrated RC PLL Loop Filter Eliminates the Need for External Components
描述
The CDCVF2505 is a high-performance, low-skew, low-jitter, phase-lock loop (PLL) clock driver. This device uses a PLL to precisely align the output clocks (1Y[0-3] and CLKOUT) to the input clock signal (CLKIN) in both frequency and phase. The CDCVF2505 operates at 3.3 V and also provides integrated series-damping resistors that make it ideal for driving point-to-point loads.
One bank of five outputs provides low-skew, low-jitter copies of CLKIN. Output duty cycles are adjusted to 50 percent, independent of duty cycle at CLKIN. The device automatically goes into power-down mode when no input signal is applied to CLKIN.
The loop filter for the PLLs is included on-chip. This minimizes the component count, space, and cost.
The CDCVF2505 is characterized for operation from –40°C to 85°C.
Because it is based on the PLL circuitry, the CDCVF2505 requires a stabilization time to achieve phase lock of the feedback signal to the reference signal. This stabilization is required following power up and application of a fixed-frequency, fixed-phase signal at CLKIN, and following any changes to the PLL reference.
技术文档
类型 | 标题 | 下载最新的英文版本 | 日期 | |
---|---|---|---|---|
* | 数据表 | CDCVF2505 3.3-V Clock Phase-Lock Loop Clock Driver 数据表 | 2016年 8月 31日 | |
应用手册 | Design and Layout Guidelines for the CDCVF2505 Clock Driver | 2005年 3月 7日 |
设计与开发
有关其他条款或所需资源,请点击下面的任何链接来查看详情页面。设计工具和仿真
借助 PSpice for TI 的设计和仿真环境及其内置的模型库,您可对复杂的混合信号设计进行仿真。创建完整的终端设备设计和原型解决方案,然后再进行布局和制造,可缩短产品上市时间并降低开发成本。
在 PSpice for TI 设计和仿真工具中,您可以搜索 TI 器件、了解产品系列、打开测试台并对您的设计进行仿真,从而进一步分析选定的器件。您还可对多个 TI 器件进行联合仿真,以更好地展现您的系统。
除了一个完整的预加载模型库之外,您还可以在 PSPICE-FOR-TI 工具中轻松访问 TI 器件的全新技术资料。在您确认找到适合您应用的器件后,可访问 TI store 购买产品。
借助 PSpice for TI,您可使用合适的工具来满足您在整个设计周期(从电路探索到设计开发和验证)的仿真需求。免费获取、轻松入门。立即下载 PSpice 设计和仿真套件,开始您的设计。
入门
- 申请使用 PSPICE-FOR-TI 仿真器
- 下载并安装
- 观看有关仿真入门的培训
特性
- 利用 Cadence PSpice 技术
- 带有一套数字模型的预装库可在最坏情形下进行时序分析
- 动态更新确保您可以使用全新的器件型号
- 针对仿真速度进行了优化,且不会降低精度
- 支持对多个产品进行同步分析
- 基于 OrCAD Capture 框架,提供对业界广泛使用的原理图捕获和仿真环境的访问权限
- 可离线使用
- 在各种工作条件和器件容许范围内验证设计,包括
- 自动测量和后处理
- Monte Carlo 分析
- 最坏情形分析
- 热分析
CAD/CAE 符号
封装 | 引脚 | 下载 |
---|---|---|
SOIC (D) | 8 | 了解详情 |
TSSOP (PW) | 8 | 了解详情 |
订购与质量
- RoHS
- REACH
- 器件标识
- 引脚镀层/焊球材料
- MSL 等级/回流焊峰值温度
- MTBF/FIT 估算
- 材料成分
- 认证摘要
- 持续可靠性监测
推荐产品的参数、评估模块或参考设计可能与此 TI 产品相关