主页 逻辑和电压转换 专用逻辑 IC 数字多路信号分离器和解码器
主页
逻辑和电压转换
专用逻辑 IC
数字多路信号分离器和解码器

CD74HC138-Q1

正在供货

汽车类高速 CMOS 逻辑 3 至 8 线路解码器多路解复用器（反向和同向）

立即订购
数据表

CD74HC138-Q1

正在供货
数据表 立即订购

产品详情

Technology family HC Number of channels 1 Operating temperature range (°C) -40 to 125 Rating Automotive Supply current (max) (µA) 160
Technology family HC Number of channels 1 Operating temperature range (°C) -40 to 125 Rating Automotive Supply current (max) (µA) 160
SOIC (D) 16 59.4 mm² 9.9 x 6
  • Qualified for Automotive Applications
  • Select One of Eight Data Outputs Active Low
  • I/O Port or Memory Selector
  • Three Enable Inputs to Simplify Cascading
  • Typical Propagation Delay of 13 ns at VCC = 5 V, CL = 15 pF, TA = 25°C
  • Fanout (Over Temperature Range)
    • Standard Outputs . . . 10 LSTTL Loads
    • Bus Driver Outputs . . . 15 LSTTL Loads
  • Balanced Propagation Delay and Transition Times
  • Significant Power Reduction Compared to LSTTL Logic ICs
  • 2-V to 6-V VCC Operation
  • High Noise Immunity; NIL or NIH = 30% of VCC, VCC = 5 V
  • Qualified for Automotive Applications
  • Select One of Eight Data Outputs Active Low
  • I/O Port or Memory Selector
  • Three Enable Inputs to Simplify Cascading
  • Typical Propagation Delay of 13 ns at VCC = 5 V, CL = 15 pF, TA = 25°C
  • Fanout (Over Temperature Range)
    • Standard Outputs . . . 10 LSTTL Loads
    • Bus Driver Outputs . . . 15 LSTTL Loads
  • Balanced Propagation Delay and Transition Times
  • Significant Power Reduction Compared to LSTTL Logic ICs
  • 2-V to 6-V VCC Operation
  • High Noise Immunity; NIL or NIH = 30% of VCC, VCC = 5 V

The CD74HC138 is a high-speed silicon-gate CMOS decoder well suited to memory address decoding or data routing applications. This circuit features low power consumption usually associated with CMOS circuitry, yet has speeds comparable to low-power Schottky TTL logic. The circuit has three binary select inputs (A0, A1, and A2). If the device is enabled, these inputs determine which one of the eight normally high outputs of the HC138 will go low.

Two active-low and one active-high enables (E1, E2, and E3) are provided to ease the cascading of decoders. The decoder’s eight outputs can drive ten low-power Schottky TTL equivalent loads.

The CD74HC138 is a high-speed silicon-gate CMOS decoder well suited to memory address decoding or data routing applications. This circuit features low power consumption usually associated with CMOS circuitry, yet has speeds comparable to low-power Schottky TTL logic. The circuit has three binary select inputs (A0, A1, and A2). If the device is enabled, these inputs determine which one of the eight normally high outputs of the HC138 will go low.

Two active-low and one active-high enables (E1, E2, and E3) are provided to ease the cascading of decoders. The decoder’s eight outputs can drive ten low-power Schottky TTL equivalent loads.
open-in-new 查找其他 数字多路信号分离器和解码器
下载 观看带字幕的视频 视频

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索，并重试。
查看全部 16
类型 项目标题 下载最新的英语版本 日期
* 数据表 High-Speed CMOS Logic 3- to 8-Line Inverting Decoder/Demultiplexer 数据表 (Rev. A) 2008年 4月 24日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 下载最新的英文版本 (Rev.AB) 2014年 11月 17日
更多文献资料 汽车逻辑器件 下载英文版本 2014年 2月 5日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
用户指南 Signal Switch Data Book (Rev. A) 2003年 11月 14日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 使用逻辑器件进行设计 (Rev. C) 1997年 6月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
应用手册 SN54/74HCT CMOS Logic Family Applications and Restrictions 1996年 5月 1日
应用手册 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

设计和开发

如需其他信息或资源，请查看下方列表，点击标题即可进入详情页面。

评估板

14-24-LOGIC-EVM — 支持 14 到 24 引脚 PW、DB、D、DW、NS、DYY 和 DGV 封装的通用逻辑 EVM

该 EVM 设计用于支持采用 14 至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
下载英文版本 (Rev.B): PDF | HTML
TI.com 上无现货
封装 引脚数 下载
SOIC (D) 16 了解详情
应遵守 TI 的评估模块标准条款与条件.

订购和质量

包含信息：
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 认证摘要
  • 持续可靠性监测

支持与培训

视频