产品详情

Technology family AC Supply voltage (min) (V) 1.5 Supply voltage (max) (V) 5.5 Number of channels 4 Inputs per channel 2 IOL (max) (mA) 24 IOH (max) (mA) -24 Input type Standard CMOS Output type Push-Pull Features Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -55 to 125
Technology family AC Supply voltage (min) (V) 1.5 Supply voltage (max) (V) 5.5 Number of channels 4 Inputs per channel 2 IOL (max) (mA) 24 IOH (max) (mA) -24 Input type Standard CMOS Output type Push-Pull Features Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 100 Rating Catalog Operating temperature range (°C) -55 to 125
PDIP (N) 14 181.42 mm² 19.3 x 9.4 SOIC (D) 14 51.9 mm² 8.65 x 6
  • 交流类型的工作电压范围为 1.5V 至 5.5V,并在电源电压的 30% 时具有平衡的抗噪性能
  • 双极 F、AS 和 S 的速度,同时功耗显著降低
  • 平衡传播延迟
  • ±24mA 输出驱动电流

    – 扇出至 15 个 F 器件

  • 防 SCR 闩锁 CMOS 工艺和电路设计
  • ESD 保护超过 2kV(根据 MIL-STD-883 方法 3015)
  • 交流类型的工作电压范围为 1.5V 至 5.5V,并在电源电压的 30% 时具有平衡的抗噪性能
  • 双极 F、AS 和 S 的速度,同时功耗显著降低
  • 平衡传播延迟
  • ±24mA 输出驱动电流

    – 扇出至 15 个 F 器件

  • 防 SCR 闩锁 CMOS 工艺和电路设计
  • ESD 保护超过 2kV(根据 MIL-STD-883 方法 3015)

‘AC00 器件包含四个独立双输入与非门。每个逻辑门以正逻辑执行布尔函数 Y = A • B 或 Y = A + B。

‘AC00 器件包含四个独立双输入与非门。每个逻辑门以正逻辑执行布尔函数 Y = A • B 或 Y = A + B。

下载 观看带字幕的视频 视频

您可能感兴趣的相似产品

open-in-new 比较替代产品
功能与比较器件相同,且具有相同引脚
SN74HCS00 正在供货 具有施密特触发输入的 4 通道、2 输入、2V 至 6V 低功耗与非门 Longer average propagation delay (12ns), lower average drive strength (7.8mA)

技术文档

star =有关此产品的 TI 精选热门文档
未找到结果。请清除搜索并重试。
查看全部 14
类型 标题 下载最新的英语版本 日期
* 数据表 CDx4AC00 四路双输入正与非门 数据表 (Rev. D) PDF | HTML 英语版 (Rev.D) PDF | HTML 2024年 8月 14日
应用手册 Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
选择指南 Logic Guide (Rev. AB) 2017年 6月 12日
应用手册 Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
选择指南 逻辑器件指南 2014 (Rev. AA) 最新英语版本 (Rev.AB) 2014年 11月 17日
更多文献资料 HiRel Unitrode Power Management Brochure 2009年 7月 7日
用户指南 LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
应用手册 Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
应用手册 TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
应用手册 CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
应用手册 使用逻辑器件进行设计 (Rev. C) 1997年 6月 1日
应用手册 Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
应用手册 Live Insertion 1996年 10月 1日
应用手册 Using High Speed CMOS and Advanced CMOS in Systems With Multiple Vcc 1996年 4月 1日

设计和开发

如需其他信息或资源,请点击以下任一标题进入详情页面查看(如有)。

评估板

14-24-LOGIC-EVM — 采用 14 引脚至 24 引脚 D、DB、DGV、DW、DYY、NS 和 PW 封装的逻辑产品通用评估模块

14-24-LOGIC-EVM 评估模块 (EVM) 旨在支持采用 14 引脚至 24 引脚 D、DW、DB、NS、PW、DYY 或 DGV 封装的任何逻辑器件。

用户指南: PDF | HTML
英语版 (Rev.B): PDF | HTML
TI.com 上无现货
仿真模型

CD74AC00 Behavioral SPICE Model

SCAM084.ZIP (7 KB) - PSpice Model
封装 引脚 CAD 符号、封装和 3D 模型
PDIP (N) 14 Ultra Librarian
SOIC (D) 14 Ultra Librarian

订购和质量

包含信息:
  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
包含信息:
  • 制造厂地点
  • 封装厂地点

支持和培训

视频