CD4094BPW

已停产

CMOS 8 级移位存储总线寄存器 | PW | 16 | -55 to 125

  • 库存:
    限制: 此限制是为了保护样片库存以支持客户设计评估阶段使用,将会在库存充裕时取消此限制。
缺货
Not available

定价

数量 价格
—
—
—
+

其他包装数量 | 包装选项 这些产品完全相同,仅包装类型不同

CD4094BPWR 正在供货 可提供定制卷带
包装数量 | 包装 2,000 | LARGE T&R
库存
缺货
Not available
数量 | 价格 1ku | — — — +
限制: 此限制是为了保护样片库存以支持客户设计评估阶段使用,将会在库存充裕时取消此限制。
缺货
Not available
CD4094BPWRG4 正在供货 可提供定制卷带
包装数量 | 包装 2,000 | LARGE T&R
库存
缺货
Not available
数量 | 价格 1ku | — — — +
限制: 此限制是为了保护样片库存以支持客户设计评估阶段使用,将会在库存充裕时取消此限制。
缺货
Not available

质量信息

等级 Catalog
质量、可靠性
和封装信息

包含信息:

  • RoHS
  • REACH
  • 器件标识
  • 引脚镀层/焊球材料
  • MSL 等级/回流焊峰值温度
  • MTBF/时基故障估算
  • 材料成分
  • 鉴定摘要
  • 持续可靠性监测
查看或下载
更多制造信息

包含信息:

  • 制造厂地点
  • 封装厂地点
查看

出口管制分类

*仅供参考

  • 美国 ECCN:EAR99

更多 CD4094B 信息

封装信息

封装 | 引脚 TSSOP (PW) | 16
工作温度范围 (°C) -55 to 125
包装数量 | 包装 90 | TUBE

CD4094B 的特性

  • 3-state parallel outputs for connection to common bus
  • Separate serial outputs synchronous to both positive and negative clock edges for cascading
  • Medium speed operation - 5 MHz at 10 V (typ.)
  • Standardized, symmetrical output characteristics
  • 100% tested for quiescent current at 20 V
  • Maximum input current of 1 µA at 18 V over full package-temperature range; 100 nA at 18 V and 25°C
  • Noise margin (full package temperature range):
       1 V at VDD = 5 V
       2 V at VDD = 10 V
       2.5 V at VDD = 15 V
  • 5-V, 10-V, and 15-V parametric ratings
  • Meets all requirements of JEDEC Tentative Standard No. 13B, "Standard Specifications for Description of 'B' Series CMOS Devices"
  • Applications
    • Serial-to-parallel data conversion
    • Remote control holding register
    • Dual-rank shift, hold, and bus applications

CD4094B 的说明

CD4094B is an 8-stage serial shift register having a storage latch associated with each stage for strobing data from the serial input to parallel buffered 3-state outputs. The parallel outputs may be connected directly to common bus lines. Data is shifted on positive clock transitions. The data in each shift register stage is transferred to the storage register when the STROBE input is high. Data in the storage register appears at the outputs whenever the OUTPUT-ENABLE signal is high.

Two serial outputs are available for cascading a number of CD4094B devices. Data is available at the QS serial output terminal on positive clock edges to allow for high-speed operation in cascaded systems in which the clock rise time is fast. The same serial information, available at the Q'S terminal on the next negative clock edge, provides a means for cascading CD4094B devices when the clock rise time is slow.

The CD4094B types are supplied in 16-lead hermetic dual-in-line ceramic packages (F3A suffix), 16-lead dual-in-line plastic packages (E suffix), 16-lead small-outline packages (NSR suffix), and 16-lead thin shrink small-outline packages (PW and PWR suffixes).

  • 库存:
    限制: 此限制是为了保护样片库存以支持客户设计评估阶段使用,将会在库存充裕时取消此限制。
缺货
Not available

定价

数量 价格
—
—
—
+

其他包装数量 | 包装选项 这些产品完全相同,仅包装类型不同

CD4094BPWR 正在供货 可提供定制卷带
包装数量 | 包装 2,000 | LARGE T&R
库存
缺货
Not available
数量 | 价格 1ku | — — — +
限制: 此限制是为了保护样片库存以支持客户设计评估阶段使用,将会在库存充裕时取消此限制。
缺货
Not available
CD4094BPWRG4 正在供货 可提供定制卷带
包装数量 | 包装 2,000 | LARGE T&R
库存
缺货
Not available
数量 | 价格 1ku | — — — +
限制: 此限制是为了保护样片库存以支持客户设计评估阶段使用,将会在库存充裕时取消此限制。
缺货
Not available

包装类型

您可以根据器件数量选择不同的包装方式,包括完整卷带、定制卷带、剪切带、管装或托盘。

定制卷带是从整盘卷带上剪下来的具有连续长度的剪切带,是一种可以对特定数量提供产品批次及生产日期跟踪的包装方式。根据行业标准,使用黄铜垫片在剪切带两端各连接一个 18 英寸的引带和尾带,以直接送入自动组装机。涉及定制卷带的 TI 订单将包含卷带费用。

剪切带是从整盘卷带上剪下来的特定长度的编带。根据所申请器件数量的不同,TI 可能会使用多条剪切带或多个盒子进行包装。

TI 通常会根据库存情况选择将管装或托盘器件以盒装或者管装或托盘形式发货。所有器件均会按照 TI 内部规定的静电放电和湿敏等级保护要求进行包装。

了解更多信息

可提供批次和生产日期代码选项

您可在购物车中添加器件数量以开始结算流程,并查看现有库存中可选择批次或生产日期代码的选项。

了解更多信息